# 5 Feldeffekt-Transistoren

Feldeffekttransistoren (FET) sind Unipolartransistoren. Die Steuerung und der Stromfluss erfolgt nur mit Majoritätsträgern. Die Leitfähigkeit im Transistor wird durch ein elektrisches Feld gesteuert. Es beeinflusst den Querschnitt des Leitungskanals oder die Leitfähigkeit des Halbleitermaterials. Beides sind grundsätzliche verschiedene Wirkungsmechanismen.

Die Entwicklung des FET geht auf Patente von O. Heil und J. Lilienthal in den Jahren 1928-1939 zurück. Mit der damals zur Verfügung stehenden Technologie konnten die FETs aber nicht realisiert werden.

FET sind spannungsgesteuerte Elemente und sind daher im Prinzip leistungslos steuerbar. Kennzeichnend für alle FET ist der sehr hohe Eingangswiderstand im Bereich  $10M\Omega$  bis G $\Omega$ . Die Basismaterialien sind vorwiegend Si und GaAs, jedoch auch Ge und SiC.

Man unterscheidet je nach Technologie folgende FET:



Bild 5-1: Übersicht über die verschiedenen Arten von Feldeffekt-Transistoren. Die Aufzählung der Technologien ist nicht vollständig, zeigt aber die meist verwendeten Arten.

# JFET:

Junction-FET oder auch PN-FET genannt. Das Gate wird durch in Sperrrichtung betriebene Gatediode dargestellt. Je nach Technologie des Gate unterscheidet man zwischen einem PN-Übergang (PN-FET) oder einem Metall-Halbleiter-Kontakt (MESFET). Anreicherungstypen sind mit den klassischen Halbleitermaterialien nicht möglich. Neuerdings sind auf der Basis SiC JFET-Anreicherungstypen als Labormuster erhältlich.

# IGFET:

Sie werden auch Isolated Gate FET oder MOSFET (Metal Oxide Semiconductor FET) genannt. Das Gate wird durch eine sehr dünne Isolationsschicht vom Kanal isoliert. IGFET werden sowohl für Kleinsignalanwendungen wie auch für Leistungsstufen verwendet.

Als Basismaterial wird hauptsächlich Silizium verwendet. Germanium wurde in der Anfangszeit auch verwendet. Wegen der schlechten Reststromeigenschaften wurde es aber vollständig durch Silizium abgelöst. Für Hochfrequenzanwendungen werden oft MESFET in Gallium-Arsenid Technologie verwendet. Anfänglich war der Herstellungsprozess problematisch und sehr teuer. Mittlerweile sind aber GaAs-FET nicht viel teurer als Si-FET.

Als Spezialfall sind die sog. IGBT (Isolated Gate Bipolar Transistor) zu sehen. Sie verkörpern eine Kombination von IGFET und Bipolartransistor. Sie werden vor allem als Schalterelemente in der Leistungselektronik verwendet. Sie vereinen einige der Vorteile beider Transistortechnologien.

FET werden praktisch in allen Bereichen eingesetzt, die auch Bipolartransistoren abdecken können: Verstärker, Konstantstromquellen und Schalter. Trotzdem sind FET nicht als Ersatz für Bipolartransistoren anzusehen.

# 5.1 Junction-FET (JFET)

JFET werden als Verstärker, Konstantstromquellen, elektrisch steuerbare Widerstände oder Schalter eingesetzt. Sie werden vor allem für Kleinsignalanwendungen eingesetzt. Der Einsatzbereich erstreckt sich von Gleichstromanwendungen bis in den GHz-Bereich.

Wegen des hohen Eingangswiderstandes werden JFET dort eingesetzt, wo schaltungsmässig ein grosser Eingangswiderstand erwünscht ist. Ferner haben sie unter bestimmten Betriebsbedingungen ein günstigeres Rauschverhalten.

# 5.1.1 Aufbau und Schaltplansymbole

Je nach Dotierung des Kanals wird zwischen N-Kanal- oder P-Kanal FET unterschieden, wobei jedoch der grösste Teil die Silizium JFET N-Kanal Typen sind. Vom Prinzip her kann der Aufbau eines JFET nach Bild 5 gezeigt werden:



Der Übergang in Bild 5 zwischen dem P-dotierten Ring und dem N-dotierten Kanal bildet eine Sperrschicht, die Gatediode. Beim Betrieb des FET ist diese Diode immer gesperrt. Es fliesst lediglich ein sehr kleiner Sperrstrom in der Grössenordnung pA bis nA.

Im Gegensatz zu den Bipolartransistoren sind JFETs in der Regel symmetrisch aufbaut. Das heisst, die Anschlüsse Drain und Source können vertauscht werden.

# 5.1.2 Arbeitsweise

Wird bei einem FET Gate und Source verbunden ( $U_{GS}$ =0V, Bild 5 a.) fliesst der maximal mögliche Kanalstrom  $I_{DSS}$ . Typische Werte liegen bei Kleinsignal-FETs im Bereich von mA bis einige 10mA.

Wird bei einem N-Kanal FET eine negative Spannung am Gate bezüglich Source angelegt, wächst die ladungsträgerfreie Zone in den Kanal hinein (Bild 5 b.). Der Leitungskanal wird durch das Wachsen der Verarmungszone verkleinert und der Stromfluss nimmt ab. Der Kanalwiderstand wird somit über die Gatespannung steuerbar. Beim P-Kanal FET wird dies mit einem positiven  $U_{cs}$  erreicht.





Beim Erreichen der sog. Abschnürspannung  $U_p$  (Pinch Off Voltage) wird der Kanal gänzlich gesperrt und es fliesst praktisch kein Drainstrom  $I_p$ . (Bild 5 c.) mehr. Für die Praxis definieren die Hersteller die Spannung  $U_p$  als Spannungswert, bei dem der Drainstrom auf einen bestimmten Wert abgesunken ist, z.B. 1uA.

Das Zuwachsen des Kanals erfolgt wegen den unterschiedlichen Potenzialen nicht symmetrisch. Der Kanal nimmt für ein wachsendes  $U_{gs}$  immer mehr eine Keilform an.

# 5.1.3 Kennlinien

Für die Kleinsignaldimensionierung im niederen Frequenzbereich können alle benötigten Grössen aus  $I_{DSS}$  und  $U_p$  bestimmt werden. Das Grosssignalverhalten wird meist mit Kennlinien beschrieben. Hierzu gehören die Übertragungskennlinie  $I_D(U_{GS})$  und die Ausgangskennlinie  $I_D(U_{DS})$ .

Die Übertragungskennlinie zeigt näherungsweise ein quadratisches Verhalten. Herauszuhebende Punkte sind der Sättigungsstrom  $I_{DSS}$  bei  $U_{GS}=0V$  und die Abschnürspannung  $U_P$  wo  $I_D\approx 0$ A wird.



Im  $I_D(U_{GS})$ -Kennlinienfeld unterscheidet man den ohmschen Bereich und den Abschnürbereich. Im ohmschen Bereich verhält sich der FET wie ein elektrisch steuerbarer Widerstand. Im Abschnürbereich wird der FET als spannungsgesteuerte Stromquelle für den Einsatz als Verstärker betrieben.

Der näherungsweise quadratische Verlauf ist vom Verlauf der Dotierung abhängig. Formal gilt:

$$I_{D} = I_{DSS} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2}$$
 Spikesförmig dotierter Kanal  

$$I_{D} = I_{DSS} \left[ 1 - 3 \left( \frac{U_{GS}}{U_{P}} \right) + 2 \left( \frac{U_{GS}}{U_{P}} \right)^{\frac{3}{2}} \right]$$
 Gleichmässig dotierter Kanal (5.2)

Beide Gleichungen unterscheiden sich in der Auswertung nur geringfügig. Trotz der Einfachheit der Gleichung (5.1) stellt sie eine brauchbare Näherung für beliebige FET dar. Die Herleitung der Gleichungen sind in [TEX77], Kap.1 gezeigt.

Die Eingangskennlinie  $I_G(U_{GS})$  ist weniger von Interesse. Die Gatediode sperrt bei Si-FET nach [TEX77, S.90] bis zum Erreichen einer maximalen Sperrspannung in der Grössenordnung von 25V-30V bei  $U_{GS}$ =0V. Bei höherer Spannung erfolgt ein Avalanche-Durchbruch. Wird  $U_{GS}$  beim N-Kanal FET positiv, fliesst ein Gatestrom. Die Gatediode ist vom Verhalten her eine Si-Diode mit guten Sperreigenschaften.

Durch einfache Umstellung von (5.1) findet man  $U_{GS}(I_D, I_{DSS})$ :

$$U_{GS} = U_P \left( 1 - \sqrt{\frac{I_D}{I_{DSS}}} \right)$$
(5.3)

Die "Verstärkung" des FET wird mit der Steilheit  $y_{21S} = g_m = \frac{dI_D}{dU_{GS}}$  beschrieben:

$$y_{21S} = \frac{2\sqrt{I_D \cdot I_{DSS}}}{|U_P|}$$
(5.4)

Alle FET haben daher bei  $I_D = I_{DSS}$  die grösste Steilheit. Dies lässt sich aus (5.4) bestimmen oder direkt aus dem Verlauf der  $I_D/U_{GS}$ -Kennlinie: Die Steigung der Parabel steigt streng monoton. Eine Stromverstärkung kann beim FET wegen  $I_G = 0$  nicht formuliert werden.

Die Begründung der Gleichung (5.4) wird aus (5.1) entwickelt:

$$I_{D} = I_{DSS} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2} = I_{DSS} \left( 1 - 2\frac{U_{GS}}{U_{P}} + \frac{U_{GS}^{2}}{U_{P}^{2}} \right)$$
$$y_{21S} = \frac{dI_{D}}{dU_{GS}} = I_{DSS} \left( \frac{-2}{U_{P}} + \frac{2U_{GS}}{U_{P}^{2}} \right) = \frac{-2I_{DSS}}{U_{P}} \left( 1 - \frac{U_{GS}}{U_{P}} \right)$$
(5.5)

Mit Einsetzen von Gl. (5.3) erhalten wir:

$$y_{21S} = I_{DSS} \left( \frac{-2}{U_p} + \frac{2U_p \left( 1 - \sqrt{\frac{I_D}{I_{DSS}}} \right)}{U_p^2} \right) = I_{DSS} \left( \frac{-2\sqrt{\frac{I_D}{I_{DSS}}}}{U_p} \right)$$
(5.6)

# 5.1.4 Temperatureinflüsse

Beim JFET ist die Temperaturabhängigkeit des Kanalstromes  $I_p$  hauptsächlich durch die Diffusionsspannung und der Beweglichkeit der Ladungsträger bestimmt. Die Beweglichkeit nimmt nach [TOB, S.61] um etwa 0.7% pro Grad ab. In Folge nimmt der Drainstrom bei zunehmender Temperatur ab. Die Diffusionsspannung hat einen negativen Temperaturkoeffizienten. Deshalb nimmt die Abschnürspannung  $U_p$  (betragsmässig) um etwa 2mV pro Grad Temperaturanstieg zu. Ein thermisches Hochlaufen ist, anders als bei den Bipolartransistoren, nicht möglich.



Bild 5-3:: Typischer Verlauf des Drainstromes bei verschiedenen Temperaturen.

Alle Kurven in Bild 5-3 schneiden sich im Punkt ( $U_{GSZ}$   $I_{DZ}$ ). In diesem Schnittpunkt wird der Temperaturkoeffizient des Kanalstromes  $I_D$  nahezu null und der FET arbeitet temperaturstabil. Dieser Punkt wird ungefähr erreicht bei

$$|I_{DZ}| \approx |I_{DSS}| \left(\frac{0.63V^2}{|U_P|}\right) \approx \frac{0.4V^2 |I_{DSS}|}{|U_P|}$$

$$U_{GSZ} \approx U_P - 0.63V$$
(5.7)
(5.8)

Bei MOSFET ist das Temperaturverhalten ähnlich.

### Begründung der Formeln (5.7), (5.8)

Die Drift der Diffusionsspannung  $U_{\text{Diff}}$  beträgt bei Zimmertemperatur ca. -2.2mV pro °C und die Drift der Mobilität  $\mu$  der Ladungsträger ca. 0.7% pro °C. Mit diesen Werten kann nach [GRA71, S.61] die Temperaturabhängigkeit der Spannung  $U_{GS}$  beschrieben werden:

$$\frac{dU_{GS}}{dT} = \frac{dU_{Diff}}{dT} + \frac{d\mu}{dT} \frac{I_D}{y_{21S}} = -2.2 \cdot 10^{-3} \frac{V}{C} + 7 \cdot 10^{-3} \frac{1}{C} \frac{I_D}{y_{21S}}$$
(5.9)

Für den Fall der Temperaturunabhängigkeit setzt man  $\frac{dU_{GS}}{dT} = 0$  und erhält:

$$2.2 \cdot 10^{-3} \frac{V}{^{\circ}C} \cdot y_{21SZ} = 7 \cdot 10^{-3} \frac{1}{^{\circ}C} \cdot I_{DZ}$$

$$\frac{I_{DZ}}{y_{21SZ}} = 0.315V$$
(5.10)

Setzt man für  $I_D$  und  $I_{DSS}$  die Gleichungen (5.1) und (5.5) ein, erhält man:

$$0.315V = \frac{I_{DZ}}{y_{21SZ}} = \frac{I_{DSS} \left(1 - \frac{U_{GSZ}}{U_p}\right)^2}{2\frac{I_{DSS}}{U_p} \left(1 - \frac{U_{GSZ}}{U_p}\right)} = \frac{1 - \frac{U_{GSZ}}{U_p}}{\frac{2}{U_p}} = \frac{U_p - U_{GSZ}}{2}$$
$$U_{GSZ} = U_p - 2 \cdot 0.315V = U_p - 0.63V$$
(5.11)

Das erhaltene  $U_{\rm GSZ}$  liegt in der Praxis beim N-Kanal FET in der Grössenordnung von -1.5 ...-3.5V

$$\frac{I_{DZ}}{y_{21SZ}} = 0.315V = \frac{I_{DZ}}{\frac{2I_{DSS}}{U_{p}} \left(1 - \frac{U_{GSZ}}{U_{p}}\right)} = \frac{I_{DZ}U_{p}^{2}}{2I_{DSS}U_{p} - 2I_{DSS}U_{GSZ}}$$

$$0.315V = \frac{I_{DZ}U_{p}^{2}}{2I_{DSS}U_{p} - 2I_{DSS}U_{GSZ}}$$

$$2 \cdot 0.315V \cdot I_{DSS}U_{p} - 2 \cdot 0.315V \cdot I_{DSS}U_{GSZ} = I_{DZ}U_{p}^{2}$$

$$0.63V \cdot I_{DSS}U_{p} - 0.63V \cdot I_{DSS}(U_{p} - 0.63V) = I_{DZ}U_{p}^{2}$$

$$0.63V \cdot I_{DSS}U_{p} - 0.63V \cdot I_{DSS}U_{p} + 0.3969V^{2}I_{DSS} = I_{DZ}U_{p}^{2} \qquad \rightarrow I_{DZ} = \frac{0.3969V^{2} \cdot I_{DSS}}{U_{p}^{2}} \qquad (5.12)$$

Das erhaltene  $I_{DZ}$  liegt in der Praxis beim N-Kanal FET in der Grössenordnung von 200uA..600uA.

Für den Punkt  $(U_{GSZ}, I_{GSZ})$  lässt sich ferner auch die Steilheit bestimmen  $y_{21SZ}$ :

$$y_{21SZ} = \frac{1.2649V \cdot I_{DSS}}{U_p^2}$$
(5.13)

Die Steilheit für den temperaturunabhängigen Arbeitspunkt liegt in der Praxis im Bereich bei 600uS..2mS.

# Begründung der Formel (5.13):

Wir verwenden (5.4) und setzen für  $I_D$  die Gleichung für  $I_{DZ}$  nach (5.7) ein und vereinfachen den Ausdruck:

$$y_{21S} = \frac{2\sqrt{I_D \cdot I_{DSS}}}{|U_P|} \stackrel{I_D = I_{DZ}}{=} \frac{2\sqrt{\frac{0.4V^2 \cdot |I_{DSS}|}{U_P^2} \cdot I_{DSS}}}{|U_P|} = \frac{2\sqrt{\frac{0.4V^2 \cdot I_{DSS}^2}{U_P^2}}}{|U_P|} = \frac{2V \cdot \sqrt{0.4} \cdot I_{DSS}}{U_P^2} = \frac{1.2649V \cdot I_{DSS}}{U_P^2}$$

# 5.1.5 Begriffe

I<sub>DSS</sub>

Drainstrom, wenn  $U_{cs}$ =0V. Dies ist der maximal zulässige Drainstrom. Dieser Wert ist hauptsächlich von der Kanaldicke und der Kanaldotierung abhängig.

# $U_{P}$

Pinch-Off-Spannung (Abschnürspannung). Dies ist diejenige Gatespannung  $U_{gs}$  die notwendig ist, um den Drainstrom  $I_p$  auf einen bestimmten Wert zu vermindern (z.B.  $I_p=1$ uA bei  $U_p=10$ V). Dieser Wert ist herstellerspezifisch definiert. U<sub>p</sub> ist hauptsächlich von der Kanallänge und Kanaldotierung abhängig.

 $y_{21S}$ Kleinsignal Vorwärtssteilheit in A/V.

# Abschnürbereich

Liegt der Arbeitspunkt im Abschnürbereich, wird der FET als Verstärker betrieben. Er arbeitet als spannungsgesteuerte Stromquelle mit einem grossen  $r_{ps}$ , erkennbar an den fast waagrechten Kurven für  $I_n$  bei grösseren  $U_{ns}$ . Der Abschnürbereich beginnt allgemein bei - $U_p$ + $U_{gs}$ .

# **Ohmscher Bereich**

Für kleine  $U_{DS}$  verhält sich der FET wie ein elektrisch steuerbarer Widerstand. Dieses Verhalten wird ausgenutzt, um z.B. elektrisch steuerbare Spannungsteiler zu realisieren.

# $U_{\rm DSmax}$

Maximale Drain-Sourcespannung. Diese ist von der Dotierung abhängig und liegt in der Grössenordnung von etwa 30V.

# 5.1.6 Ersatzschaltbilder

Das Ersatzschaltbild modelliert den FET als nicht ideale spannungsgesteuerte Stromquelle mit parasitären Widerständen und Kapazitäten. Für den Kleinsignalbetrieb bei niedrigen Frequenzen (bis ca. 30MHz) definiert man das Ersatzschaltbild:



Bild 5-4: Ersatzschaltbild des JFET für niedrige Frequenzen nach [TEX77].

Die Bahnwiderstände  $r_{SB}$ ,  $r_{DB}$  sind abhängig vom Herstellungsprozess und der Geometrie. Sie liegen in der Grössenordnung < 100 $\Omega$ . Die Leitwerte  $y_{SC}$ ,  $y_{DC}$ , wie auch die Kapazitäten  $C_{SC}$ ,  $C_{DC}$  sind sehr klein und können für tiefe Frequenzen in den meisten Fällen vernachlässigt werden.

Aus dem Modell nach Bild 5-4 kann ein vereinfachtes Vierpolmodell mit Y-Parameter gemäss Bild 5-5 definiert werden. Für den Einsatz im DC- oder NF-Bereich ist es hinreichend.



Bild 5-5:Vereinfachtes Vierpol-Ersatzschaltbild.

# 5.1.7 Ohmscher Bereich

Im ohmschen Bereich arbeitet der FET als elektrisch steuerbarer Widerstand  $r_{DS\Omega}$ . Dieser Bereich wird auch "Triodenbereich" genannt, weil der Kennlinienverlauf einer Triodenröhre ähnelt. Im  $I_D(U_{GS})$  Kennlinienfeld verkörpert der ohmsche Bereich, wo bei kleinen  $U_{DS}$  die  $I_D$  steil ansteigen. Für kleine  $U_{DS}$  können daher ohne grossen Fehler die Kennlinien linearisiert werden. Der Widerstand ergibt sich aus den Steigungen  $\Delta U_D / \Delta I_D$  wie in Bild 5-6 gezeigt.



Bild 5-6:Ohmscher Bereich des FET.

Der Widerstandsverlauf  $r_{DS}\Omega(U_{GS})$  ist nichtlinear von der Steuerspannung  $U_{GS}$  abhängig.

$$r_{DS\Omega} = \frac{-U_P}{2I_{DSS} \left(1 - \frac{U_{GS}}{U_P}\right)}$$
(5.14)

Elektrisch steuerbare Spannungsteiler für kleinere Spannungen werden oft mit FET realisiert.

Beispiel 5-1: Elektrisch steuerbarer Widerstand.

In welchem Bereich variiert der ohmsche Widerstand für kleine  $U_{DS}$  wenn der FET folgende Daten aufweist:  $U_p$ =-3.1V,  $I_{DSS}$ =2.4mA.

Lösung: Aufzeichnen des Graphen  $r_{DS\Omega}(U_{GS})$  mit (5.14).





Man erkennt den näherungsweise linearen Verlauf für  $U_{GS}$  bis etwa  $U_p/3$ . Dann steigt der Widerstand nicht linear an, bis bei  $U_p$  theoretisch unendlich gross wird.

#### Begründung der Formel (5.14):

Nach [HOE85, S.121] gelten für den JFET die SPICE-Modellgleichungen :

 $I_{D} = \beta \cdot U_{DS} \left( 2 \left( U_{GS} - U_{TO} \right) - U_{DS} \right)$ Widerstandsbereich (5.15)  $I_{D} = \beta \left( U_{GS} - U_{TO} \right)^{2}$ Abschnürbereich (5.16)

Mit  $U_p = U_{TO}$  und Gleichsetzen von (5.16) mit (5.1) kann der Parameter  $\beta$  bestimmt werden:

$$I_{D} = \beta \left( U_{GS} - U_{P} \right)^{2} = \frac{\beta}{U_{P}^{2}} \left( \frac{U_{DS}}{U_{P}} - 1 \right)^{2} = \frac{\beta}{U_{P}^{2}} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2}$$

$$I_{D} = I_{DSS} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2} = \frac{\beta}{U_{P}^{2}} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2} \longrightarrow \beta = \frac{I_{DSS}}{U_{P}^{2}}$$
(5.17)

Das Resultat wird nun in (5.15) eingesetzt und der Widerstand  $r_{DS\Omega}$  bestimmt. Wir unterstellen für diese Betrachtung Linearität. Das quadratische Glied wird nicht berücksichtigt und wir erhalten:

$$I_{D} = \frac{I_{DSS}}{U_{P}^{2}} U_{DS} \left( 2 \left( U_{GS} - U_{P} \right) - U_{DS} \right) = 2 \frac{I_{DSS}}{U_{P}^{2}} U_{DS} U_{GS} - 2 \frac{I_{DSS}}{U_{P}^{2}} U_{DS} U_{P} - \frac{I_{DSS}}{U_{P}^{2}} U_{DS}^{2} = 2 \frac{I_{DSS}}{U_{P}^{2}} U_{DS} \left( U_{GS} - U_{P} \right)$$

$$r_{DS\Omega} = \frac{U_{DS}}{I_{D}} = \frac{U_{P}^{2}}{2I_{DSS} \left( U_{GS} - U_{P} \right)} = \frac{U_{P}}{2I_{DSS} \left( \frac{U_{GS}}{U_{P}} - 1 \right)} = \frac{-U_{P}}{2I_{DSS} \left( 1 - \frac{U_{GS}}{U_{P}} \right)}$$

# 5.2 Arbeitspunkteinstellung

FET zeigen für die Parameter  $U_p$  und  $I_{DSS}$  wesentlich grössere Exemplarstreuungen als Bipolartransistoren. Für Labormuster kann es vorteilhaft sein die FETs auszumessen.

Die Arbeitspunktstabilisierung bezweckt bei der FET-Schaltung die Abmilderung von Exemplarstreuungen, vor allem bei  $U_p$  und  $I_{DSS}$ . Temperaturstabilisierung steht hier nicht im Vordergrund, weil bei FETs kein thermisches Hochlaufen des Drainstromes möglich ist.

Die beiden Standardschaltungen für den einstufigen FET-Verstärker sind:



# 5.2.1 Arbeitspunkteinstellung über den Sourcewiderstand

Die einfache Form der Arbeitspunkteinstellung erfolgt nach Bild 3-10 b.). Die Dimensionierungs-vorgaben sind  $I_{DSS}$ ,  $U_{p}$ ,  $I_{D}$ . Wird vom Hersteller ein Streubereich für  $U_{p}$ ,  $I_{DSS}$  definiert, werden die Mittelwerte verwendet. Beste Resultate erhält man aber immer dann, wenn zuvor der FET in seinen Kenngrössen ausgemessen wird.

$$R_4 = \frac{-U_P}{I_D} \left( 1 - \sqrt{\frac{I_D}{I_{DSS}}} \right)$$
(5.18)

$$R_{3} = \frac{U_{DD} - I_{D} \cdot R_{4}}{2I_{D}} \qquad (U_{DS} = U_{R3})$$
(5.19)

$$R_3 = \frac{U_{DD} - I_D \cdot R_4 - U_{DS}}{I_D} \qquad (U_{DS} : \text{Vorgegeben})$$
(5.20)

 $R_2 =$ wählbar

Der Gatewiderstand  $R_2$  ist frei wählbar. Er beeinflusst direkt den Eingangswiderstand der Schaltung. Meist ist ein hoher Eingangswiderstand erwünscht, deshalb wird  $R_2$  gross gewählt. Praxiswerte liegen im Bereich 100k $\Omega$ ..33M $\Omega$ .

Schaltungen mit extrem hohen Eingangswiderständen sind empfindlich gegenüber elektrischen Störungen, Kriechströmen und anderen Effekten. Es ist deshalb sinnvoll  $R_2$  nur so gross wie notwendig zu wählen.

Der Drainwiderstand wird für Source- und Gateschaltung ohne Vorgabe für  $U_{DS}$  mit (5.19) so dimensioniert, dass die verbleibende Spannung  $U_{CC}-i_DR_4$  hälftig über  $R_3$  und dem FET aufgeteilt wird. Wird ein  $U_{DS}$  vorgegeben, wird nach (5.20) dimensioniert. Bei der Drainschaltung entfällt  $R_3$ .

Beispiel 5-2: Einfache Arbeitspunkteinstellung für eine FET-Stufe.

Zu dimensionieren ist eine Schaltung mit einem P-Kanal FET für ein  $I_D$ =-2mA. Der FET wurde zuvor ausgemessen mit  $I_{DSS}$ =-4.6mA und  $U_P$ =3.2V. Die Speisespannung beträgt -15V.  $U_{DS}$  soll die halbe Speisespannung betragen. Wie gross wird  $I_D$  und  $U_{DS}$  mit E12-Normwerten?



### Lösung:

Da keine Einschränkung für den Eingangswiderstand vorliegt, wird  $R_2$  mit 1M $\Omega$  gewählt. Die weiteren Berechnungen erfolgen mit (5.18)-(5.20). Die Arbeitspunktberechnung erfolgt mit einem Knotenansatz und führt zu (5.25), wobei hier  $U_{R_2}$ =0V ist.



# 5.2.2 Arbeitspunkteinstellung über einen Gatespannungsteiler

Die Arbeitspunkteinstellung über einen Gatespannungsteiler nach Bild 5-8 a.) bietet eine Wahl von  $U_s$  ohne grosse Rücksicht auf  $U_{GS}$ . Ferner erlaubt diese Beschaltung eine bessere Stabilisierung bezüglich Temperaturschwankungen und Exemplarstreuungen.

Da der Eingangswiderstand beim FET sehr gross ist (ca.  $10^{9}\Omega$ ) kann der Spannungsteiler  $R_{I}/R_{2}$  als ideale Spannungsquelle angesehen werden.  $R_{2A}$  dient zur Erhöhung des Eingangswiderstandes der Schaltung  $r_{I}$ .  $R_{I}$  und  $R_{2}$  sind normalerweise viel kleiner als der Eingangswiderstand des FET und würden bei direkter Beschaltung den gesamten Eingangswiderstand  $r_{I}$  stark reduzieren. Mit  $R_{2A}$  kann der Eingangswiderstand  $r_{I}$  erhöht werden. Da kein Gatestrom fliesst, hat  $R_{2A}$  keinen Einfluss auf den Arbeitspunkt.



Bild 5-10: Arbeitspunkteinstellung mit Gatespannungsteiler und Sourcewiderstand  $R_{4}$ .

Die Parameter  $U_p$  und  $I_{DSS}$  werden normalerweise vom Hersteller im Datenblatt mit Minimal- und Maximalwerten angegeben. Typische Werte sind eher selten. Unter Berücksichtigung der Streuung wird  $R_d$ :

$$R_{4} = \frac{\left|U_{P\max}\right| \left(1 - \sqrt{\frac{I_{D\max}}{I_{DSS\max}}}\right) - \left|U_{P\min}\right| \left(1 - \sqrt{\frac{I_{D\min}}{I_{DSS\min}}}\right)}{\left|I_{D\max} - I_{D\min}\right|}$$
(5.21)

Beim Spannungsteiler kann der Querstrom  $I_{Q}$  oder ein Widerstand frei gewählt werden, z.B.  $R_{2}$ . Mit diesen Vorgaben ergeben sich die Dimensionierungsgleichungen für  $R_{1}$  und  $R_{2}$ :

$$R_{1} = \frac{U_{DD} - U_{R2}}{I_{Q}} = R_{2} \left( \frac{U_{DD}}{U_{R2}} - 1 \right) \qquad U_{R2} = U_{GS} + I_{D}R_{4} = \frac{U_{DD} \cdot R_{2}}{R_{1} + R_{2}}$$
(5.22)  

$$R_{2} = \frac{U_{R2}}{I_{Q}} \qquad I_{Q} = \text{wählbar, z.B.1uA}$$
(5.23)

 $R_{2A}$  = wählbar

Da kein Gatestrom fliesst, kann der Querstrom  $I_{Q}$  sehr klein gewählt werden, ohne dass die Schaltungseigenschaften negativ beeinflusst werden. Praktikable Werte für  $I_{Q}$  liegen im uA-Bereich. Praxiswerte liegen im Bereich von 100k $\Omega$ ...33M $\Omega$ .

Bei der Dimensionierung mit Minimal- und Maximalwerten werden bei der Wechselstromdimensionierung immer die **Maximalwerte** eingesetzt. Der Drainwiderstand wird für Source- und Gateschaltung mit (5.19) oder (5.20) wie bei der einfachen Arbeitspunkteinstellung dimensioniert.

Ist der Arbeitspunkt mit dem Drainstrom  $I_p$  nicht vorgegeben, ist die Wahl von  $I_p$ 

$$I_D = \frac{I_{DSS\,\min}}{2} \tag{5.24}$$

meist eine vernünftige Ausgangslage. Der Arbeitspunkt bei gegebener Beschaltung und Transistordaten ist:

$$I_{D} = \frac{U_{P}^{2} + 2I_{DSS}R_{4}(U_{R2} - U_{P}) \pm U_{P}\sqrt{U_{P}^{2} + 4I_{DSS}R_{4}(U_{R2} - U_{P})}}{2I_{DSS}R_{4}^{2}}$$
(5.25)

 $U_{R2}$  bezeichnet die Spannung von Masse zum Gate der FET. Für die einfache Schaltung nach Bild 5-8b.) wird  $U_{R2}=0$  gesetzt. Für die Einstellung mit einem Gatespannungsteiler nach Bild 5-10 wird  $U_{R2}$  über die Spannungsteilerformel bestimmt.

Beispiel 5-3: Arbeitspunkteinstellung mit Gatespannungsteiler.

Man bestimme die Widerstandswerte  $R_1,...,R_4$  sowie wechselstrommässige Ein- und Ausgangswiderstände  $r'_1$  und  $r'_2$ . Die zulässige Toleranz  $\Delta I_2$  soll ±0.1mA betragen.



Bild 5-11: Vorgaben für DC-Dimensionierung in Beispiel 5-3.

# Lösung:

Der Drainstrom  $I_{D}$  wird nach (5.24) berechnet und gewählt. Die aus der Toleranz hervorgehenden Minimal- und Maximalwerte werden:

$$I_{D} = \frac{I_{DSS \min}}{2} = \frac{3.5mA}{2} = 1.75mA \qquad \text{Wahl: } I_{D} = 1.8mA$$
$$I_{D\max} = I_{D} + \Delta I_{D} = 1.8mA + 0.1mA = 1.9mA$$
$$I_{D\min} = I_{D} - \Delta I_{D} = 1.8mA - 0.1mA = 1.7mA$$

#### Ausgabe: 28.4.2005, G. Krucker

Bild 5-12: Berechnung und Schaltung mit Komponentenwerten nach Berechnung zu Beispiel 5-1.



### Herleitung der Gleichungen:

Die Herleitung von (5.18),.., (5.20) und die Gleichungen (5.22),..,(5.23) sind elementar und werden hier nicht weiter gezeigt.

Für die Gleichung (5.21) wird nach Bild 5-13 zur Bestimmung verwendet. Vorbereitend wird die Spannung  $U_2$  bestimmt:

$$U_{2} = U_{GS} + I_{D}R_{4} = \frac{U_{DD} \cdot R_{2}}{R_{1} + R_{2}} \qquad (I_{D} = I_{S})$$
(5.26)

Will man einen Bereich für den Arbeitspunkt garantieren muss  $R_4$  über den Streubereich (5.27)  $U_{Pmin}$ .  $U_{Pmax}$  und  $I_{DSSmin}$ .  $I_{DSSmax}$  bestimmt werden. Mit einem grafischen Ansatz nach für  $R_4$  ergibt sich aus der Steigung Gl. (5.27):



$$R_{4}' = \frac{|U_{GS \max}| - |U_{GS \min}|}{|I_{D \max}| - |I_{D \min}|}$$

Bild 5-13: Grafischer Ansatz zur Bestimmung des Wertes für  $R_4$  unter Berücksichtigung der Streuungen von  $U_p$  und  $I_{DSS}$ .

Es macht Sinn, den kleineren Wert für  $U_p$  mit  $U_{pmax}$  zu definieren, obwohl dies aus mathematischer Sicht nicht korrekt ist. Wir erhalten dafür aber eine Formel, die für N-Kanal und P-Kanal FET gültig ist. Mit Gl. (5.3) erhalten wir anschliessend:

$$R_{4} = \frac{\left|U_{P\max}\right| \left(1 - \sqrt{\frac{I_{D\max}}{I_{DSS\max}}}\right) - \left|U_{P\min}\right| \left(1 - \sqrt{\frac{I_{D\min}}{I_{DSS\min}}}\right)}{\left|I_{D\max} - I_{D\min}\right|} \qquad \left(\left|U_{P\min}\right| < \left|U_{P\max}\right|\right) \qquad (5.28)$$

Die Arbeitspunktberechnung bei gegebener Beschaltung erfolgt mit der Schaltung nach Bild 5-14.



Bild 5-14: Ansatz zur Arbeitspunktanalyse.a.) Schaltung mit den vorgegebenen Komponenten und Daten.b.) Ersatz des Spannungsteiler R<sub>1</sub>/R, durch eine ideale Quelle.

Grundlage zur Analyse bildet Gl. (5.1):

$$I_{D} = I_{DSS} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2} = I_{DSS} - 2I_{DSS} \frac{U_{GS}}{U_{P}} + I_{DSS} \frac{U_{GS}^{2}}{U_{P}^{2}}$$
(5.29)

Die Spannung  $U_{GS}$  ergibt sich nach Kirchhoff:

$$U_{R2} = U_{GS} + U_{R4} = U_{GS} + I_D R_4$$
(5.30)

Dies wird nun eingesetzt und wir erhalten die quadratische Gleichung:

$$\frac{U_{DD}R_2}{R_1 + R_2} = U_P \left( 1 - \sqrt{\frac{I_D}{I_{DSS}}} \right) + I_D R_4$$
(5.31)

Zur formalen Lösung wird **(5.31)** quadriert. Die weitere Lösung erfolgt der Formel der quadratischen Ergänzung.

$$U_{P}^{2} \frac{I_{D}}{I_{DSS}} = (U_{P} - U_{R2})^{2} + I_{D} 2R_{4} (U_{P} - U_{R2}) + I_{D}^{2} R_{4}^{2}$$

$$(U_{P} - U_{R2})^{2} + I_{D} \left[ 2R_{4} (U_{P} - U_{R2}) - \frac{U_{P}^{2}}{I_{DSS}} \right] + I_{D}^{2} R_{4}^{2} = 0$$
(5.32)

Das Resultat ist die Formel nach (5.25).

**Beispiel** 5-4: DC-Analyse einer Verstärkerstufe in Sourceschaltung. Gegeben sei die Verstärkerstufe nach Bild 5-15. Zu bestimmen sind: a.)  $I_D$ 

b.)  $U_{DS}$ 



Bild 5-15: Schaltbild zur DC-Analyse in Beispiel 5-4.

### Lösung:

Der Drainstrom kann direkt mit (5.25) bestimmt werden. Die Spannung  $U_{R2}$  beträgt 0V. Anschliessend kann über  $I_D$  das  $U_{DS}$  berechnet werden.

Vorgaben:			
U <sub>DD</sub> := 12V	$U_P := -3V$	$I_{DSS} := 10 mA$	
$R_4 := 350\Omega$	$R_3 := 1 k \Omega$		
Berechnungen:			
$I_{D1} := \frac{U_P^2 - 2 \cdot I_{DS2}}{2}$	$S \cdot U_P \cdot R_4 + U_P$ $2 \cdot I_{DSS}$	$\sqrt{{U_P}^2 - 4 \cdot I_{DSS} \cdot R_4 \cdot U_P} \\ \cdot {R_4}^2$	$I_{D1} = 3.5 \times 10^{-3} A$
$I_{D2} := \frac{U_P^2 - 2 \cdot R_4 \cdot}{P}$	$\frac{I_{DSS} \cdot U_P - U_P}{2 \cdot R_4^2}$	$\frac{1}{V_{DSS}^2 - 4 \cdot R_4 \cdot I_{DSS} \cdot U_P}$	$I_{D2} = 0.021 A$
$\mathrm{I}_D:=\mathrm{I}_{D1}$			
$U_{DS} := U_{DD} - I_D \cdot (I$	$R_3 + R_4$		U <sub>DS</sub> = 7.275V

# 5.2.3 Der Abschnürbereich

Liegt der Arbeitspunkt im Abschnürbereich, wird der FET als Verstärker betrieben. Per Definition beginnt der Abschnürbeiteich bei  $U_{DS}$ - $U_{P}$ + $U_{GS}$ . In diesem Bereich arbeitet der FET als spannungsgesteuerte Stromquelle mit einem grossen  $r_{DS}$ , erkennbar an den fast waagrechten Kurven für  $I_{D}$  bei grösseren  $U_{DS}$ .



Für den Betrieb als Verstärker gelten für den FET folgende einfache Zusammenhänge:

$$r_{DS} = \frac{\Delta U_{DS}}{\Delta I_D} \approx \to \infty$$
(5.33)

$$I_D = I_{DSS} \left( 1 - \frac{U_{GS}}{U_P} \right)^2$$
(5.34)

$$y_{21S} = \frac{dI_D}{dU_{GS}} \bigg|_{U_{DS} = Konst.} = \frac{2}{|U_P|} \sqrt{I_D \cdot I_{DSS}}$$
(5.35)

Die Steilheit  $y_{2IS}$  des FET kann allgemein gültig durch (5.35) beschrieben werden. Die maximale Steilheit  $y_{2ISmax}$  wird offensichtlich bei  $U_{GS}$ =0V erreicht:

$$y_{21S\,\text{max}} = \frac{-2\,I_{DSS}}{U_P}$$
(5.36)

# 5.3 Koppelkondensatoren

Die Koppelkondensatoren  $C_1$  und  $C_2$  definieren neben dem Sourcekondensator  $C_s$  die untere Grenzfrequenz der Verstärkerschaltung. Sie werden vom Ansatz her genau gleich bestimmt wie bei einer Stufe mit Bipolartransistoren.



Bild 5-17: Koppel- und Überbrückungskondensatoren beim einstufigen FET-Verstärker in Sourceschaltung.

Für die Kondensatoren C<sub>1</sub>,...,C<sub>3</sub> nach Bild 5-17 gelten die Dimensionierungsgleichungen:

$$f_{gud} = f_{gu} \cdot \sqrt{2^{\frac{1}{n}} - 1}$$

$$f_{gud} : \text{Dimensionierungsgrenzfrequenz}$$

$$f_{gud} : \text{Untere Grenzfrequenz der Stufe}$$

$$n : \text{Anzahl wirksame Kondensatoren bei} f_{gu}$$
(5.37)

$$C_{1} = \frac{1}{2\pi f_{gud} \left( R_{G} + r_{1}^{'} \right)}$$
(5.38)

$$C_{2} = \frac{1}{2\pi f_{gud} \left( R_{L} + r_{2}^{'} \right)}$$
(5.39)

$$C_{s} = \frac{\sqrt{2R_{4}(r_{DS} + R_{L})(1 + y_{21S}r_{DS}) + [R_{4}(1 + y_{21S}r_{DS})]^{2} - (r_{DS} + R_{L})^{2}}}{2\pi f_{gud}R_{4}(r_{DS} + R_{L})} \approx \frac{y_{21S}}{2\pi f_{gud}}$$
(5.40)

 $\left(R_{L}^{'}=R_{L}\|R_{3}\right)$ 

Die Kondensatoren  $C_p$ ,  $C_2$  werden als Koppelkondensatoren in allen Grundschaltungen genau gleich dimensioniert.

Der Kondensator  $C_s$  zur wechselstrommässigen Überbrückung wird nur bei der Sourceschaltung verwendet.

Die Herleitung der Gleichung (5.40) wird im entsprechenden Kapitel gezeigt. Für die Herleitung der Gleichungen für  $C_1$ ,  $C_2$  wird auf das Kapitel *Bipolartransistoren* im Skript verwiesen.

Soll ein Koppelkondensator nicht frequenzbestimmend sein, wird sein Wert mit dem Faktor 10 multipliziert. Damit ist sichergestellt, dass der Kondensator bei  $f_{gu}$  nicht wirksam ist.

**Beispiel** 5-5: Berechnung der Koppel- und Überbrückungskondensatoren. Zu dimensionieren sind alle Kondensatoren in der Schaltung nach Bild 5-18 für eine untere Grenzfrequenz von 30Hz. Alle Kondensatoren sind frequenzbestimmend.



Bild 5-18:Schaltung für die Berechnung der Kondensatoren in Beispiel 5-5.

#### Lösung:

Zuerst wird die Steilheit  $y_{_{215}}$  für Arbeitspunkt  $I_{_D}$ =2.5mA bestimmt. Anschliessend werden Ein- und Ausgangswiderstände der Schaltung berechnet. Sie bilden die Grundlage für Dimensionierung der Kondensatoren. Da alle Kondensatoren gemäss Aufgabenstellung frequenzbestimmend sind, wird mit einer Dimensionierungsgrenzfrequenz nach (5.37) gearbeitet.

Vorgaben:				
$R_2 := 1 M \Omega$	$R_3 := 1 k \Omega$	$R_4 := 350\Omega$	$R_G := 600\Omega$	$R_L := 4.7 k\Omega$
$U_P := -3V$	$I_{DSS} := 5mA$	$r_{DS} := 100 k\Omega$	$I_D := 2.5 mA$	$f_{gu} := 30Hz$
n := 3				
Berechnungen:				
$\mathbf{y}_{21S} \coloneqq \frac{2}{\left \mathbf{U}_{\mathbf{P}}\right } \cdot \sqrt{2}$	$I_D \cdot I_{DSS}$		y <sub>218</sub> = 2.35	$57 \times 10^{-3}$ S
$\textbf{R}_L' := \frac{\textbf{R}_3 \cdot \textbf{R}_L}{\textbf{R}_3 + \textbf{R}_L}$				
$\mathrm{r}_{1S} \coloneqq \mathbf{INF}$				
$r'_{1S} := R_2$			$r'_{1S} = 1 \times 1$	$0^{6}\Omega$
$\mathbf{r}_{2S} \coloneqq \mathbf{r}_{DS}$			$r_{2S} = 100 \times$	$10^{3}\Omega$
$\mathbf{r'_{2S}} := \frac{\mathbf{r_{DS}} \cdot \mathbf{R}_3}{\mathbf{r_{DS}} + \mathbf{R}_3}$			r' <sub>2S</sub> = 990.0	$1000 \times 10^{0} \Omega$
$f_{gud} := f_{gu} \cdot \sqrt{\frac{1}{2^n}}$	- 1		f <sub>gud</sub> = 15.2	95× 10 <sup>0</sup> Hz
$C_1 := \frac{1}{2\pi \cdot f_{gud} \cdot (I)}$	$R_{G} + r'_{1S}$		$C_1 = 10.4 \times$	10 <sup>-9</sup> F
$C_2 := \frac{1}{2\pi \cdot f_{gud} \cdot (I)}$	$\overline{R_L + r'_{2S}}$		C <sub>2</sub> = 1.829	$\times 10^{-6}$ F
$C_3 := \frac{\sqrt{2 \cdot R_4 \cdot (r_I)}}{\sqrt{2 \cdot R_4 \cdot (r_I)}}$	$\frac{1}{2\pi \cdot f} \frac{1}{2\pi \cdot f}$	$\cdot \mathbf{r}_{DS}$ ) + $\left[\mathbf{R}_{4} \cdot \left(1 + \mathbf{y}\right) + \mathbf{g}_{ud} \cdot \mathbf{R}_{4} \cdot \left(\mathbf{r}_{DS} + \mathbf{R}_{L}^{*}\right)\right]$	$(r_{DS})^2 - (r_{DS})^2$	$(r + R'_L)^2$ $C_3 = 34.139 \times 10^{-6}  \mathrm{F}$
$C_3 := \frac{y_{21S}}{2\pi \cdot f_{gud}}$	(Näherung)		C <sub>3</sub> = 24.5	$27 \times 10^{-6}$ F

# 5.4 Sourceschaltung

Die Sourceschaltung hat charakteristisch eine hohe Spannungsverstärkung  $v_{us}$ . Der Eingangswiderstand wird bei tiefen Frequenzen nur durch den Gatespannungsteiler bestimmt. Alle Dimensionierungsformeln und Kenngrössen können ohne Aufwand aus dem vereinfachten Ersatzschaltbild hergeleitet werden.



Bild 5-19:Einstufiger FET-Verstärker in purceschaltung.

# 5.4.1 Kenngrössen der Sourceschaltung

$$v_{US} = \frac{u_2}{u_1} = -y_{21S} \frac{r_{DS} \cdot \vec{R}_L}{r_{DS} + \vec{R}_L} \qquad \qquad R_L = R_L \| R_3$$
(5.41)

$$r_{1S} = \infty \tag{5.42}$$

$$r_{1S} = r_{1S} \left\| \left( R_{2A} + R_1 \, \| R_2 \right) \right\|$$
(5.45)
(5.45)

$$r_{2S} = r_{DS} r_{2S} = r_{DS} ||R_3$$
(5.44)

Für die Herleitung der Gleichung sei auf die Kapitel 5.4.3, 5.4.4 verwiesen.

# 5.4.2 Wechselstrommässiges Ersatzschaltbild der Sourceschaltung

Das wechselstrommässige Kleinsignalersatzschaltbild mit dem FET als Y-Parameterblock wird für die gesamte Schaltung:



Bild 5-20: Wechselstrommässiges Ersatzschaltbild für die Verstärkerschaltung nach Bild 5-19 .

Zur Vereinfachung setzen wir  $r_{DS} = \frac{1}{y_{22S}}$ . In NF-Bereich kann ohne weiteres  $y_{11S} = 0$  und  $y_{12S} = 0$ 

angenommen werden.



Aus dem Ersatzschaltbild ersieht man direkt die Zusammenhänge für  $r_p$   $r'_p$   $r'_p$   $r'_2$ . Die Spannungsverstärkung  $v_{us}$  wird ebenfalls sehr einfach bestimmt:

$$R_{L}^{'} = R_{3} \| R_{L}$$

$$u_{2} = -y_{21S} \cdot u_{1} \cdot r_{DS} \| R_{L}^{'} \longrightarrow v_{US} = \frac{u_{2}}{u_{1}} = y_{21S} \cdot r_{DS} \| R_{L}^{'} = y_{21S} \frac{r_{DS} \cdot R_{L}^{'}}{r_{DS} + R_{L}^{'}}$$
(5.46)

# Bemerkung:

 $-y_{21S}$ , weil  $i_2$  nach Definition in den Vierpol hinein fliesst.

# 5.4.3 Kenngrössen bei nicht überbrücktem Sourcewiderstand

Wird der Sourcewiderstand nicht mit einem Kondensator wechselstrommässig überbrückt wirkt  $R_s$  als Serie-Serie-Gegenkopplung. Die maximal mögliche Stufenverstärkung wird dadurch herabgesetzt. Anders als bei den Bipolartransistoren erfolgt hier in der Regel keine Aufteilung des Sourcewiderstandes in einen wechselstrommässig aktiven Teil und inaktiven Teil, um so die Stufenverstärkung gezielt zu dimensionieren. Der Hauptgrund dafür ist in der kleineren maximal erreichbaren Spannungsverstärkung begründet.

Der nicht überbrückte Sourcewiderstand wirkt auf die Spannungsverstärkung  $v_U$  und auf den Ausgangswiderstand  $r_{2s}$ . Es erfolgt ein starker Anstieg von  $r_{2s}$ . Für den Ausgangswiderstand  $r'_{2s}$  der gesamten Schaltung wirkt sich dies aber eher wenig aus da  $r'_{2s}$  massgeblich vom Drainwiderstand  $R_3$  bestimmt wird.

Bild 5-22: Schaltbild mit Bezeichnungen für die Einstellung der Verstärkung über den Sourcewiderstand  $R_{s}$ .

Für den Sourcewiderstand nach Bild 5-22 gilt  $R_s = R_a$ . Wobei  $R_a$  den Widerstandswert darstellt, der bei der DC-Dimensionierung errechnet wurde.

Die Kenngrössen für die Schaltung nach Bild 5-22 sind:

$$r_{2S} = R_S \left( 1 + y_{21S} r_{DS} \right) + r_{DS}$$
(5.48)

$$r_{2S} = R_3 \left\| r_2 = \frac{R_3 \left[ R_S \left( 1 + y_{21S} r_{DS} \right) + r_{DS} \right]}{R_3 + R_S \left( 1 + y_{21S} r_{DS} \right) + r_{DS}}$$
(5.49)

$$r'_{2S} = R_3$$
  $(r_{DS} \to \infty)$  (5.50)

Der Sourcewiderstand  $R_s$  hat für den Eingangswiderstand der Schaltung keinen Einfluss. Er wird gemäss (5.42), (5.43) bestimmt.



Beispiel 5-6: Ausgangswiderstand bei Sourceschaltung mit nicht überbrücktem R<sub>s</sub>.

Man berechne die Ausgangswiderstände  $r_2$  und  $r'_2$  der Schaltung nach Bild 5-23. Die Kenngrössen des FET sind  $y_{215}$ =2.6mS,  $r_{D5}$ =45k $\Omega$ .



Bild 5-23: Schaltung für die Berechnung der Ausgangswiderstände in Beispiel 5-6.

# Lösung:

Unter Verwendungen von (5.48), (5.49) findet man direkt:

Vorgaben:					
y <sub>21S</sub> := 2.6mS	$r_{DS} := 45 k\Omega$	$R_{\underline{S}} := 1 k \Omega$	$R_3 := 3.3 k\Omega$		
Berechnungen:					
Berechnungen: $r_2 \coloneqq R_S \cdot \left(1 + y_{21S} \cdot r_{DS}\right) + r_{DS}$		$_2 = 1.63 \times 10^5 \Omega$			
$r'_2 := \frac{r_2 \cdot R_3}{r_2 + R_3}$		г	$\hat{2} = 3.235 \times 10^3 \Omega$		

# Herleitung der Gleichung (5.47):

Die Spannungsverstärkung wird über einen klassischen Knoten-Maschenansatz bestimmt. Die Rechnung ist an sich nicht kompliziert, aber mit einem gewissen Aufwand verbunden.

Wir zeichnen das Ersatzschaltbild mit den Knoten und Flussrichtungen der Spannungen und Ströme:



Bild 5-24:Schaltbild mit Bezeichnungen zur Bestimmung der Verstärkung bei nicht wechselstrommässig überbrücktem Sourcewiderstand  $R_{s}$ .

Die weitere Rechnung erfolgt mit Knoten/ Maschen nach Kirchhoff. In den Knoten A und B gilt:

$$A: \frac{-u_{2}}{R_{L}} = y_{21S}(u_{1} - u_{RS}) + \frac{u_{2} - u_{RS}}{r_{DS}}$$

$$-u_{2}r_{DS} = y_{21S}u_{1}R_{L}r_{DS} - y_{21S}u_{RS}R_{L}r_{DS} + u_{2}R_{L} - u_{RS}R_{L}$$

$$u_{RS}(y_{21S}R_{L}r_{DS} + R_{L}) = y_{21S}u_{1}R_{L}r_{DS} + u_{2}(R_{L} + r_{DS})$$

$$u_{RS} = \frac{y_{21S}u_{1}R_{L}r_{DS} + u_{2}(R_{L} + r_{DS})}{y_{21S}R_{L}r_{DS} + R_{L}}$$

$$B: \quad y_{21S}(u_{1} - u_{RS}) + \frac{u_{2} - u_{RS}}{r_{DS}} = \frac{u_{RS}}{R_{S}}$$

$$y_{21S}u_{1}r_{DS}R_{S} - y_{21S}u_{Rf}r_{DS}R_{S} + u_{2}R_{S} - u_{RS}R_{S} = u_{RS}r_{DS}$$

$$y_{21S}u_{1}r_{DS}R_{S} + u_{2}R_{S} = u_{RS}(r_{DS} + R_{S} + y_{21S}r_{DS}R_{S})$$

$$u_{RS} = \frac{y_{21S}u_{1}r_{DS}R_{S} + u_{2}R_{S}}{r_{DS} + R_{S} + y_{21S}r_{DS}R_{S}}$$

$$W_{RS} = \frac{y_{21S}u_{1}r_{DS}R_{S} + u_{2}R_{S}}{r_{DS} + R_{S} + y_{21S}r_{DS}R_{S}}$$

$$W_{RS} = \frac{y_{21S}u_{1}r_{DS}R_{S} + u_{2}R_{S}}{r_{DS} + R_{S} + y_{21S}r_{DS}R_{S}}$$

$$W_{RS} = \frac{y_{21S}u_{1}r_{DS}R_{S} + u_{2}R_{S}}{r_{DS} + R_{S} + y_{21S}r_{DS}R_{S}}$$

Zur Lösung nach  $v_u = u_1/u_1$  werden beide Gleichungen gleichgesetzt:

$$\begin{split} A &= B: \\ \frac{y_{21s}u_{1}\dot{R_{L}}\dot{r}_{DS} + u_{2}\left(\dot{R_{L}} + r_{DS}\right)}{y_{21s}\dot{R_{L}}\dot{r}_{DS} + \dot{R_{L}}} = \frac{y_{21s}u_{1}r_{DS}R_{s} + u_{2}R_{f}}{r_{DS} + R_{s} + y_{21s}r_{DS}R_{s}} \\ & \left[ y_{21s}u_{1}\dot{R_{L}}\dot{r}_{DS} + u_{2}\left(\dot{R_{L}} + r_{DS}\right) \right] \left( r_{DS} + R_{s} + y_{21s}r_{DS}R_{s} \right) = \left( y_{21s}u_{1}R_{s}r_{DS} + u_{2}R_{s} \right) \left( y_{21s}\dot{R_{L}}\dot{r}_{DS} + \dot{R_{L}} \right) \\ & y_{21s}u_{1}\dot{R_{L}}\dot{r}_{DS}^{2} + y_{24s}u_{1}\dot{R_{s}}\dot{R_{L}}\dot{r}_{DS} + y_{24s}u_{1}\dot{R_{s}}\dot{R_{L}}\dot{r}_{DS} + u_{2}\dot{R_{s}}\dot{R_{L}} + y_{24s}u_{2}\dot{R_{s}}\dot{R_{L}}\dot{r}_{DS} + u_{2}\dot{R_{s}}\dot{R_{L}}\dot{r}_{DS} = 0 \\ y_{21s}u_{1}\dot{R_{L}}\dot{r}_{DS} + u_{2}\dot{R_{L}}\dot{r}_{L}\dot{r}_{DS} + u_{2}\dot{R_{s}}\dot{r}_{DS} = 0 \\ -y_{21s}u_{1}\dot{R_{L}}\dot{r}_{DS} + u_{2}(\dot{R_{L}} + r_{DS} + R_{s} + y_{21s}R_{s}r_{DS}) \\ v_{U} = \frac{u_{2}}{u_{1}}} = \frac{-y_{21s}\dot{R_{L}}\dot{r}_{DS}}{\dot{R_{L}}\dot{r}_{DS}} = \frac{-y_{21s}\dot{R_{L}}\dot{r}_{DS}}{\dot{R_{L}}\dot{r}_{DS} + (1 + y_{21s}r_{DS})\dot{R_{s}}} \end{cases}$$

### Herleitung der Gleichungen (5.48), (5.49):

Für die Bestimmung der Ausgangswiderstände  $r_2$ ,  $r'_2$  wird Das Modell nach Bild 5-25 benutzt. Der Ausgangswiderstand wird nach  $r'_2=u_{Test}/i_{Test}$  berechnet.



Vorbereitende Zusammenhänge:

$$u_{Test} = u_{rDS} + u_{RS}$$
  

$$u_{R2} = u_{RS} + u_{1}'$$
  

$$u_{R2} = 0 \text{ (weil } i_{1} = 0)$$
  

$$u_{RS} = -u_{1}'$$

Bild 5-25: Schaltbild mit Bezeichnungen für die Bestimmung des Ausgangswiderstandes bei nicht wechselstrommässig überbrücktem Sourcewiderstand  $R_{s}$ .

# Für die Knoten A und B gilt:

$$A: \qquad i_{Test} = \frac{u_{Test}}{R_3} + \frac{u_{RDS}}{r_{DS}} + y_{21S}u_1 = \frac{u_{Test}}{R_3} + \frac{u_{Test} - u_{RS}}{r_{DS}} - y_{21S}u_{RS}$$
$$\rightarrow u_{RS} = \frac{u_{Test} \left(R_3 + r_{DS}\right) - i_{Test}R_3 r_{DS}}{R_3 \left(1 + y_{21S} r_{DS}\right)}$$

$$B: y_{21S}u'_{1} + \frac{u_{RDS}}{r_{DS}} = \frac{u_{RS}}{R_{S}}$$
$$-y_{21S}u'_{1} + \frac{u_{Test} - u_{RS}}{r_{DS}} = \frac{u_{RS}}{R_{S}}$$
$$\rightarrow u_{RS} = \frac{u_{Test}R_{S}}{r_{DS}(1 + y_{21S}r_{DS})}$$

Die Gleichungen für  $u_{RS}$  werden gleichgesetzt und nach  $i_{Test}$  aufgelöst. Anschliessend wird nach  $r'_{2}$  umgeformt:

$$\frac{u_{T_{est}}(R_3 + r_{DS}) - i_{T_{est}}R_3r_{DS}}{R_3(1 + y_{21S}r_{DS})} = \frac{u_{T_{est}}R_S}{r_{DS}(1 + y_{21S}r_{DS})}$$

$$\rightarrow u_{T_{est}} = \frac{i_{T_{est}}R_3[R_S(1 + y_{21S}r_{DS}) + r_{DS}]}{R_3 + R_S(1 + y_{21S}r_{DS}) + r_{DS}}$$

$$r_2' = \frac{u_{T_{est}}}{i_{T_{est}}} = \frac{R_3[R_S(1 + y_{21S}r_{DS}) + r_{DS}]}{R_3 + R_S(1 + y_{21S}r_{DS}) + r_{DS}}$$

$$r_2' = R_3 \qquad (r_{DS} \to \infty)$$
(5.51)

$$r_{2} = \lim_{R_{3} \to \infty} \frac{R_{3} \left[ R_{S} \left( 1 + y_{21S} r_{DS} \right) + r_{DS} \right]}{R_{3} + R_{S} \left( 1 + y_{21S} r_{DS} \right) + r_{DS}} = R_{S} \left( 1 + y_{21S} r_{DS} \right) + r_{DS}$$
(5.52)

Der Ausgangswiderstand  $r_2$  ohne Drainwiderstand  $R_3$  nach (5.52) lässt sich direkt aus (5.51) durch Grenzwertbildung bestimmen.

#### Ausgabe: 28.4.2005, G. Krucker

# 5.4.4 Der Sourcekondensator

Der Sourcekondensator wird mit dem Ersatzschaltbild nach Bild 5 bestimmt. Von Interesse ist die Frequenz, bei der die Verstärkung  $v_U$  bei  $f_{gu}$  betragsmässig um 3.01dB gegenüber der Maximalverstärkung  $v_{Umax}$  abgesunken ist.



Bild 5-26: Schaltbild mit Bezeichnungen zur Herleitung der Dimensionierungsgleichung für den Sourcekondensator CS und typischer Amplitudengang. Die Grenzfrequenz fgu im Graphen wird durch den Sourcekondensator bestimmt.

Für den Sourcekondensator gilt:

$$C_{s} = \frac{\sqrt{2R_{s}(r_{DS} + R_{L}^{'})(1 + y_{21S}r_{DS}) + [R_{s}(1 + y_{21S}r_{DS})]^{2} - (r_{DS} + R_{L}^{'})^{2}}}{2\pi f_{gu}R_{s}(r_{DS} + R_{L}^{'})} \qquad (R_{L}^{'} = R_{L} ||R_{3}) \quad (5.53)$$

$$C_{s} \approx \frac{y_{21s}}{2\pi f_{gu}} \qquad (5.54)$$

Die vereinfachte Formel (5.54) ist für die Praxis in Anbetracht der Bauteiletoleranzen meist genügend genau. Der Fehler liegt je nach Wert für  $R_s$  im Bereich 5%...30%.

#### Herleitungen der Gleichungen (5.53), (5.54):

Mathematisch ist der Wert für  $C_s$  für  $f_{gu}$  nach dem Amplitudengang in Bild 5-26 zu bestimmen:

$$\frac{1}{\sqrt{2}} = \left| \frac{v_{Ufgu}}{v_{Umax}} \right|$$
(5.55)

Dies erfolgt unter Verwendung von (5.47), wobei  $R_s$  gegen den komplexen Widerstand  $Z_s = R_s || C_s$  ersetzt wird. Die Maximalverstärkung  $v_{Umax}$  nach (5.41) ist ein Spezialfall von (5.47). Sie wird erreicht wenn  $Z_s = 0$  gesetzt wird:

$$\frac{1}{\sqrt{2}} = \left| \frac{\frac{-y_{21S}R_{L}r_{DS}}{R_{L} + r_{DS} + (1 + y_{21S}r_{DS})Z_{S}}}{\frac{-y_{21S}R_{L}r_{DS}}{R_{L} + r_{DS}}} \right| \qquad Z_{S} = \frac{R_{S}}{1 + j\omega R_{S}C_{S}}$$

$$\frac{1}{\sqrt{2}} = \left| \frac{(r_{DS} + R_{L})(1 + j\omega R_{S}C_{S})}{r_{DS}(1 + j\omega R_{S}C_{S}) + R_{L}(1 + j\omega R_{S}C_{S}) + R_{S}(1 + y_{21S}r_{DS})} \right| \qquad (5.56)$$

Die formale Lösung von (5.56) ist wegen der aus Betragsrechnung resultierenden quadratischen Gleichung aufwendig. Bequem ist dies aber mit einem Mathematikprogramm, wie z.B. Maple zu lösen:

$$CS = \frac{\sqrt{-2 rds RL + RS^{2} y21s^{2} rds^{2} + 2 RS y21s rds^{2} - rds^{2} - RL^{2} + 2 RS^{2} y21s rds + 2 RS rds + 2 RL RS y21s rds + RS^{2} + 2 RL RS}{(rds + RL) RS w}$$

Mit einfachen algebraischen Umformungen und Einsetzen von  $w = 2\pi f_{gu}$  erhalten wir die Gleichung (5.53).

Die vereinfachte Formel nach (5.54) weist einen Fehler im Prozentbereich auf. Unter dem Gesichtspunkt, dass die Toleranzen für die Bauteile meist 20% betragen, ist der Fehler mit der Näherungsformel in der Regel vertretbar.

Die Richtigkeit der Näherung (5.54) begründet sich in der Vorgabe dass  $r_{DS} \rightarrow \infty$ :

$$\lim_{r_{DS}\to\infty} \frac{\sqrt{2R_s \left(r_{DS} + R_L^{'}\right) \left(1 + y_{21S} r_{DS}\right) + \left[R_s \left(1 + y_{21S} r_{DS}\right)\right]^2 - \left(r_{DS} + R_L^{'}\right)^2}}{2\pi f_{gu} R_s \left(r_{DS} + R_L^{'}\right)} = \frac{\sqrt{R_s^2 y_{21S}^2 + 2R_s y_{21S} - 1}}{2\pi f_{gu} R_s}$$
(5.57)

Werden Praxiswerte für  $R_s$  und  $y_{2ls}$  eingesetzt, wird  $2R_s y_{2ls} \approx 1$ . Die Näherung (5.57) vereinfacht sich weiter zu:

$$C_{s} \approx \frac{\sqrt{R_{s}^{2} y_{21s}^{2} + 1 - 1}}{2\pi f_{gu} R_{s}} = \frac{y_{21s}}{2\pi f_{gu}}$$
(5.58)

Beispiel 5-7: Frequenzbestimmender Sourcekondensator.

Man bestimme den Wert des Sourcekondensators für eine Grenzfrequenz von 100Hz. Die Kondensatoren  $C_p$ ,  $C_2$  sind nicht frequenzbestimmend.



Bild 5-27: Schaltbild für die Berechnung des Sourcekondensators in Beispiel 5-7.

# Lösung:

Unter Verwendung von (5.57), (5.58) findet man direkt:



**Beispiel** 5-8: Vollständige Dimensionierung einer Verstärkerstufe in Sourceschaltung. Zu realisieren ist die Dimensionierung einer Sourceschaltung nach Bild 5-28. Bei der unteren Grenzfrequenz soll der Amplitudengang mit 20dB/Dekade sinken.



Bild 5-28: Schaltbild der zu dimensionierenden Verstärkerstufe in Beispiel 5-8.

# Vorgaben:

$U_{DD} = 24V$	$U_{P} = -3V6V$	$I_{DSS} = 12mA15mA$	$I_D = 5 \pm 1mA$
$r_{DS} = 50k\Omega$	$R_L = 2k\Omega$	$R_G = 1M\Omega$	$r_{1S} \ge 2M\Omega$
$I_o = 10 \mu A$	$U_{DS} = 10V$	$f_{gu} = 300 Hz$	

### Lösung:

# Zuerst wird die DC-Dimensionierung vorgenommen:

#### Vorgaben:

$U_{DD} := 24V$	$U_{Pmin} := -3V$	$U_{Pmax} := -6V$	$U_{DS} := 10V$
I <sub>Dmin</sub> := 4mA	I <sub>Dmax</sub> := 6mA	I <sub>DSSmin</sub> := 12mA	I <sub>DSSmax</sub> := 15mA
$r'_{1Smin} := 2M\Omega$	$R_G\coloneqq 1M\Omega$	$f_{gu} \coloneqq 300 Hz$	$r_{DS} := 50 k \Omega$
$R_L := 2k\Omega$	$I_Q := 10 \mu A$		

#### Berechnung der Widerstände:

$R_4 := \frac{\left  U_{Pmax} \right  \cdot \left( 1 - \sqrt{\frac{I_{Dmax}}{I_{DSSmax}}} \right) - \left  U_{Pmin} \right }{\left  I_{Dmax} - I_{Dmin} \right }$	$\cdot \left(1 - \sqrt{\frac{I_{Dmin}}{I_{DSSmin}}}\right) \qquad R_4 = 468.659 \times 10^0 \Omega$
$R_3 \coloneqq \frac{U_{DD} - U_{DS} - I_{Dmax} \cdot R_4}{I_{Dmax}}$	$R_3 = 1.865 \times 10^3 \Omega$
$\mathbf{U}_{R2} \coloneqq \mathbf{U}_{Pmax} \cdot \left(1 - \sqrt{\frac{\mathbf{I}_{Dmax}}{\mathbf{I}_{DSSmax}}}\right) + \mathbf{I}_{Dmax} \cdot \mathbf{F}$	$U_{R2} = 606.686 \times 10^{-3} V$
$R_1 := \frac{U_{DD} - U_{R2}}{I_Q}$	$R_1 = 2.339 \times 10^6 \Omega$
$R_2 := \frac{U_{R2}}{I_Q}$	$R_2 = 60.669 \times \ {10}^3  \Omega$
$\mathbf{R}_{12} \coloneqq \frac{\mathbf{R}_1 \cdot \mathbf{R}_2}{\mathbf{R}_1 + \mathbf{R}_2}$	$R_{12} = 59.135 \times 10^{3} \Omega$
$R_{2Amin} := r'_{1Smin} - R_{12}$	$R_{2Amin} = 1.941 \times 10^{6} \Omega$
R	$_{2A} := \text{ceilNormH}(R_{2Amin}, E12) = (2.2 \times 10^6 \Omega)$

Anschliessend erfolgt die Bestimmung der Ein- und Ausgangswiderstände. Sie bilden auch die Grundlage für die Dimensionierung der Kondensatoren. Aus der Vorgabe der Amplitudensteilheit ergibt sich, dass nur ein Kondensator frequenzbestimmend sein darf. Hier wählt man  $C_3$ , weil der Sourcekondensator in der Regel den grössten Wert hat. Alle anderen Kondensatoren werden ebenfalls auf die Grenzfrequenz dimensioniert, aber nachher mit dem Faktor 10 multipliziert. So haben  $C_p$ ,  $C_2$  keinen Einfluss mehr auf die untere Grenzfrequenz. Die Verstärkung der gesamten Stufe im mittleren Frequenzbereich wo die Kondensatoren wechselstrommässig als Kurzschlüsse betrachten werden, wird nach (5.41) bestimmt:

Ein- und Ausgangswiderstä	inde:	
$r'_{1S} := R_{12} + R_{2A}$		$r'_{1S} = 2.259 \times 10^{6} \Omega$
$r_{2S} := r_{DS}$		$r_{2S} = 50 \times 10^3 \Omega$
$r'_{2S} := \frac{r_{DS} \cdot R_3}{r_{DS} + R_3}$		$r'_{2S} = 1.798 \times 10^3 \Omega$
Kondensatoren:		
$y_{21S} := \frac{2}{\left  U_{Pmax} \right } \cdot \sqrt{I_{Dmax} \cdot I_{E}}$	DSSmax	$y_{21S} = 3.162 \times 10^{-3} S$
$C_4 := \frac{y_{21S}}{2\pi \cdot f_{gu}}$		$C_4 = 1.678 \times 10^{-6} F$
$C_1 \coloneqq \frac{10}{2\pi \cdot f_{gu} \cdot \left(R_G + r'_{1S}\right)}$	(Nicht frequenzbestimmend)	$C_1 = 1.628 \times 10^{-9} F$
$C_2 \coloneqq \frac{10}{2\pi \cdot f_{gu} \cdot \left( \textbf{R}_L + \textbf{r}'_{2S} \right)}$	(Nicht frequenzbestimmend)	$C_2 = 1.397 \times 10^{-6} F$
$R'_L := \frac{R_L \cdot R_3}{R_L + R_3}$		$R'_{L} = 964.984 \times 10^{0} \Omega$
Spannungsverstärkung:		

 $\mathbf{v}_U \coloneqq \frac{-\mathbf{y}_{21S} \cdot \mathbf{r}_{DS} \cdot \mathbf{R}'_L}{\mathbf{r}_{DS} + \mathbf{R}'_L}$ 

 $v_{\rm U}=-2.994\times~10^0$ 

**Beispiel 5-9:** Analyse Verstärkerstufe in Sourceschaltung. Gegeben ist die Verstärkerstufe nach Bild 5-29. Zu bestimmen sind:

a.)  $v_{\rm u}$  im mittleren Frequenzbereich

b.)  $\Delta v_{u}$ , wenn  $\Delta I_{D} = I_{D} \pm 0.5 \text{mA}$  beträgt.



Bild 5-29: Schaltbild für die Berechnung der Spannungsverstärkung in Beispiel 5-9.

# Lösung:

Der Drainstrom  $I_D$  wurde bereits in Beispiel 5-4 mit  $I_D$ =3.5mA bestimmt. Die restlichen Berechnungen werden mit (5.4) und (5.41):

```
Vorgaben:
U<sub>DD</sub> := 12V
                                     U_{P} := -3V
                                                                                   I_{DSS} := 10 mA
                                                                                  \Delta I_D := 0.5 \text{mA}
                                                                                                                  I_D = 3.5 \times 10^{-3} A
R_4 := 350\Omega
                                        R_3 := 1k\Omega
Berechnungen:
                                       (weil kein rds spezifiziert)
R'_{L} := R_{3}
a.) v<sub>u</sub>
y_{21S} := \frac{2}{|UP|} \cdot \sqrt{I_D \cdot I_{DSS}}
                                                                                                                                 y_{21S} = 3.944 \times 10^{-3} \text{ s}
\mathbf{v}_{US} \coloneqq -\mathbf{y}_{21S} \cdot \mathbf{R'}_L
                                                                                                                                 v_{US} = -3.944
b.) ∆v<sub>U</sub>
\Delta y_{21S} \coloneqq \frac{2}{\left| U_P \right|} \cdot \left[ \sqrt{\left( I_D + \Delta I_D \right) \cdot I_{DSS}} - \sqrt{\left( I_D - \Delta I_D \right) \cdot I_{DSS}} \right]
                                                                                                                                 \Delta y_{21S} = 5.649 \times 10^{-4} \text{ S}
                                                                                                                                 |\Delta v_U| = 0.565
\Delta v_U \coloneqq -\Delta y_{21S} \cdot R'_L
```

# 5.5 Gateschaltung

Die Gateschaltung hat eine hohe Spannungsverstärkung. Der Eingangswiderstand ist klein und liegt typisch im  $100\Omega$  bis k $\Omega$ -Bereich. Der Ausgangswiderstand ist hoch und wird primär durch den Drainwiderstand  $R_3$  bestimmt. Vom Verhalten her ist die Gateschaltung mit der Basisschaltung zu vergleichen, jedoch ist die erreichbare Stufenverstärkung in der Regel kleiner.



Bild 5-30: Einstufiger FET-Verstärker in Gateschaltung.

# 5.5.1 Kenngrössen der Gateschaltung:

$v_{UG} = \frac{\left(y_{21S} \ r_{DS} + 1\right) R_{L}}{r_{DS} + R_{L}}$	$R_{L}^{'}=R_{L}\left\ R_{3}\right\ $	(5.59)
---	---------------------------------------	--------

$$r_{1G} = \frac{r_{DS} + R_L}{y_{21S} r_{DS} + 1}$$
(5.60)

$$r_{1G} = R_4 \left\| r_{1G} = \frac{R_4 \left( R_L + r_{DS} \right)}{R_L + r_{DS} + R_4 \left( 1 + y_{21S} r_{DS} \right)}$$
(5.61)

$$r_{2G}^{'} = R_3 || r_{2G} =$$
 (5.63)

# 5.5.2 Herleitung der Gleichungen für die Kenngrössen der Gateschaltung

Ausgehend vom Bild 5-30 wird das wechselstrommässige Ersatzschaltbild gemäss Bild 5-31 abgeleitet. Es bildet die Grundlage für alle nachfolgenden Betrachtungen. Da das Gate an Masse liegt, erfolgt ein Vorzeichenwechsel bei der Eingangsspannung. Für die Stromquelle in Bild 5-31 gilt daher  $-y_{215}u_1$ .



Bild 5-31: Wechselstrommässiges Ersatzschaltbild für die Gateschaltung nach Bild 5-30.

### Eingangswiderstand r<sub>1G</sub>

Der Eingangswiderstand der Schaltung wird über den Eingangswiderstand  $r_{IG}$  am Sourceanschluss bestimmt. In den Knoten A und B gilt für die Schaltung nach Bild 5-32:



Bild 5-31.

Beide Knoten werden nach  $u_2$  umgestellt und gleichgesetzt. Der Eingangswiderstand  $r_{IG}$  wird nachher direkt:

$$u_{1}\left(1+y_{21S}r_{DS}\right)-i_{1}r_{DS} = \frac{u_{1}R_{L}\left(1+y_{21S}r_{DS}\right)}{r_{DS}+R_{L}} \longrightarrow u_{1}\left(1+y_{21S}r_{DS}\right)=i_{1}\left(r_{DS}+R_{L}\right)$$

$$r_{1G} = \frac{u_{1}}{i_{1}} = \frac{R_{L}+r_{DS}}{1+y_{21S}r_{DS}}$$
(5.64)

Der Schaltungseingangswiderstand wird durch Parallelschaltung mit  $R_4$  bestimmt. Bemerkenswert sind auch die Grenzwerte bei  $r_{DS} \rightarrow \infty$ :

$$r_{1G\infty} = \lim_{r_{DS} \to \infty} \frac{R_L^{'} + r_{DS}}{1 + y_{21S} r_{DS}} = \frac{1}{y_{21S}}$$
(5.65)

$$r_{1G^{\infty}} = \lim_{r_{DS} \to \infty} \frac{R_4 \left( R_L + r_{DS} \right)}{R_L + r_{DS} + R_4 \left( 1 + y_{21S} r_{DS} \right)} = \frac{R_4}{1 + y_{21S} R_4}$$
(5.66)

### Ausgangswiderstand r<sub>2G</sub>

Der Ausgangswiderstand wird  $r_2$  wird über  $u/i_2$  bestimmt. Für diese Betrachtung wird das Ersatzschaltbild vereinfacht.



Bild 5-31.

Mit dem Gleichsetzen der Knotengleichungen für A und B findet man direkt den Ausgangswiderstand des FET:

$$\frac{u_2 R'_4}{r_{DS} + R'_4 + y_{21S} R_4 r_{DS}} = \frac{u_2 - i_2 r_{DS}}{1 + y_{21S} r_{DS}}$$

$$r_{2G} = \frac{u_2}{i_2} = r_{DS} + R'_4 \left(1 + y_{21S} r_{DS}\right)$$
(5.67)

Der Schaltungsausgangswiderstand wird durch Parallelschaltung mit  $R_3$  bestimmt. Wird die Schaltung von einer idealen Spannungsquelle angesteuert, ist  $R_c=0$ . Damit vereinfacht sich der Ausgangswiderstand zu  $r_{2G} = r_{DS}$ .

#### Spannungsverstärkung v<sub>ug</sub>

Zur Herleitung der Spannungsverstärkung wird das Ersatzschaltbild nach Bild 5-31 angepasst. Es wird wie in den vorhergehenden Fällen vorgegangen. Wie bei der Spannungsverstärkungsrechnung üblich, geht man davon aus, dass von einer Spannungsquelle eingespiesen wird. Daher ist nur der Drainknoten relevant.



Bild 5-34: Ersatzschaltbild für die Bestimmung der Spannungsverstärkung der Gateschaltung nach Bild 5-31.

# Stromverstärkung v<sub>IG</sub>

Bei der Gateschaltung liegt wegen des endlichen Eingangswiderstandes keine leistungslose Ansteuerung vor. Deshalb kann für diese Schaltung eine Stromverstärkung  $v_{IG}=i_2/i_1$  definiert werden.

Bild 5-35: Ersatzschaltbild für die Bestimmung der Stromverstärkung der Gateschaltung nach Bild 5-31.

Zur Lösung werden die Knotengleichungen gleich gesetzt und  $u_2$  mit  $i_2$  beschrieben:

$$u_{2} = -i_{2}R_{L}^{'}$$

$$\frac{u_{2}i_{1}R_{4}r_{DS} + u_{2}R_{4}}{r_{DS} + y_{21S}R_{4}r_{DS}} = \frac{-i_{2}R_{L}^{'}(r_{DS} + R_{L}^{'})}{1 + y_{21S}r_{DS}} \longrightarrow v_{IG} = \frac{i_{2}}{i_{1}} = \frac{-R_{4}(1 + y_{21S}r_{DS})}{R_{L}^{'}(r_{DS} + R_{L}^{'} + y_{21S}R_{4}(r_{DS} + R_{L}^{'}))}$$
(5.68)

Für den Fall  $r_{DS} \rightarrow \infty$  vereinfacht sich die Formel zu:

$$v_{IG\infty} = \lim_{r_{DS} \to \infty} \frac{-R_4 \left(1 + y_{21S} r_{DS}\right)}{R'_L \left(r_{DS} + R'_L + y_{21S} R_4 \left(r_{DS} + R'_L\right)\right)} = \frac{-y_{21S} R_4}{R'_L \left(1 + y_{21S} R_4\right)}$$
(5.69)

# 5.6 Drainschaltung

Sie wird meist als Entkopplungsstufe oder Impedanzwandler verwendet und ist von den Eigenschaften her ähnlich der Emitterfolgerschaltung bei den Bipolartransistoren.



Bild 5-36:Einstufiger FET-Verstärker in Drainschaltung.

# 5.6.1 Kenngrössen der Drainschaltung:

Für die Drainschaltung gelten die Dimensionierungsformeln:

$$v_{UD} = \frac{y_{21S} R'_L r_{DS}}{r_{DS} + R'_L (1 + y_{21S} r_{DS})} \qquad R'_L = R_4 ||R_L \qquad (5.70)$$

$$r_{1D} = \infty \qquad (5.71)$$

$$r_{2D} = \frac{r_{DS}}{1 + y_{21S} r_{DS}} = \frac{1}{y_{21S} + y_{22S}} \qquad (5.72)$$

$$r'_{2D} = r_{2D} ||R_4 \qquad (5.73)$$

# 5.6.2 Herleitung der Gleichungen für die Drainschaltung

Für die Herleitungen wird das vereinfachte Ersatzschaltbild nach Bild 5-37 verwendet:



Bild 5-37: Vereinfachtes wechselstrommässiges Ersatzschaltbild der Drainschaltung nach Bild 5-36.

# Eingangswiderstand r<sub>1D</sub>

Der Eingangswiderstand ist sofort ersichtlich und bedarf keiner weiteren Erläuterungen.

# Ausgangswiderstand r<sub>2D</sub>

Der Ansatz zur Bestimmung des Ausgangswiderstandes wird aus dem Ersatzschaltbild nach Bild 5-37 abgeleitet.



Bild 5-38: Ersatzschaltbild für die Bestimmung des Ausgangswiderstandes der Drainschaltung nach Bild 5-36.

Für  $r_{DS} \rightarrow \infty$  strebt der Ausgangswiderstand nach:

$$r_{2D\infty} = \lim_{r_{DS} \leftarrow \infty} \frac{r_{DS}}{1 + y_{21S} r_{DS}} = \frac{1}{y_{21S}}$$
(5.74)

# Spannungsverstärkung $v_{_{\rm UD}}$

Für den Ansatz zur Herleitung der Spannungsverstärkung  $v_{UD}$  wird das Ersatzschalbild nach Bild 5-38 verwendet.

$$u_{1} = u_{1}^{'} + u_{2} \qquad u_{2} + u_{rDS} = 0 \qquad R_{L}^{'} = R_{4} ||R_{L}$$

$$A: \qquad y_{21S}u_{1}^{'} + \frac{u_{rDS}}{r_{DS}} = \frac{u_{2}}{R_{L}^{'}}$$

$$y_{21S}(u_{1} - u_{2}) + \frac{-u_{2}}{r_{DS}} = \frac{u_{2}}{R_{L}^{'}} \qquad \rightarrow v_{UD} = \frac{u_{2}}{u_{1}} = \frac{y_{21S}R_{L}^{'}r_{DS}}{r_{DS} + R_{L}^{'}(1 + y_{21S}r_{DS})}$$
(5.75)

Für grosse  $r_{DS}(r_{DS} \rightarrow \infty)$  strebt der Ausgangswiderstand nach:

$$v_{UD\infty} = \lim_{r_{DS} \to \infty} \frac{y_{21S} R'_L r_{DS}}{r_{DS} + R'_L (1 + y_{21S} r_{DS})} = \frac{y_{21S} R'_L}{1 + y_{21S} R'_L}$$
(5.76)

# 5.7 IGFET

Bei diesen FET ist das Gate mit einer dünnen Isolationsschicht vom Leitungskanal isoliert. Synonym werden diese FET auch als MOSFET (Metal Oxide Semiconductor FET) bezeichnet.

Die Steuerung des Stromflusses erfolgt durch Influenz. Das elektrische Verhalten des Kanals ist praktisch gleich wie beim JFET. IGFET werden heute grösstenteils für Leistungsanwendungen eingesetzt. Sie erlauben die praktisch leistungslose Steuerung von grossen Strömen.

Für Kleinsignalanwendungen werden IGFET ebenfalls eingesetzt, bis in den HF-Bereich. Besonderheiten sind sog. Dual-Gate MOSFET. Sie verfügen über zwei Gateanschlüsse. Das zweite Gate dient zur Steuerung der Steilheit.

Durch die Gateisolation sind IGFET sowohl selbstleitende Typen DMOSFET (bei  $U_{GS}=0V$ ) wie auch selbstsperrende Typen EMOSFET (bei  $U_{GS}=0V$ ) möglich. Umgangssprachlich werden selbstleitende IGFET auch als *Verarmungstypen* bezeichnet und selbstsperrende Typen als *Anreicherungstypen*, obwohl das nicht ganz korrekt ist.



IGFET haben oft einen zusätzlichen Anschluss, das sog. Substrat-Gate auch Back-Gate genannt. Es wird im Regelfall mit dem Sourceanschluss verbunden. Über das Substrat-Gate kann die Steilheit beeinflusst werden. Weiterführende Informationen zur Steuerungsfunktion des Substrat-Gate sind in [TEX76, S.113ff] zu finden.

# 5.7.1 Selbstleitende IGFET

Sie sind vom Verhalten her genau gleich wie JFETs. Da aber IGFET keine Gate-Diode besitzen, können sie auch im Anreicherungsbereich ( $U_{GS}$ >0V bei einem N-Kanal FET) betrieben werden. Die DC-Kenngrössen sind auch  $U_P$  und  $I_{DSS}$ . Die formalen Zusammenhänge für  $U_{GS}(I_P)$  und  $I_D(U_{GS})$ 

$$I_{D} = I_{DSS} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2}$$

$$U_{GS} = U_{P} \left( 1 - \sqrt{\frac{I_{D}}{I_{DSS}}} \right)$$
(5.77)
(5.78)

$$y_{21S} = \frac{2\sqrt{I_D \cdot I_{DSS}}}{|U_P|}$$
(5.79)

# 5.7.2 Selbstsperrende IGFET

Selbstsperrende IGFET arbeiten nur im Anreicherungsbereich. Man definiert hier eine Spannung  $U_{TO}$  (Turn On Voltage). Sie definiert die Schwelle, bei der ein signifikanter Stromfluss einsetzt, ähnlich  $U_p$  beim JFET. Die  $I_D(U_{GS})$ -Kennlinie hat ebenfalls einen quadratischen Verlauf.



Bild 5-40:  $I_D(U_{GS})$ -Kennlinie des selbstsperrenden IGFET.

Das Wertepaar  $(I_D, U_{GSX})$  stellt einen beliebigen Punkt der in der  $I_D(U_{GS})$ -Kennlinie dar. Der Parameter  $k_p$  ist ein typspezifischer Parameter. Die Steilheit wird anlog zum JFET:

$$y_{21S} = \frac{2}{(U_{GSX} - U_{TO})} \sqrt{I_D I_{DX}}$$
(5.83)

$$=\frac{2I_{DX}(U_{GS}-U_{TO})}{(U_{GSX}-U_{TO})^{2}}=2k_{P}(U_{GS}-U_{TO})$$
(5.84)

Für Leistungsanwendungen verwendet man selbstsperrende IGFET. Sie können meist direkt mit Logikpegel angesteuert werden. Leistungs-IGFET haben aber in der Regel recht grosse Gatekapazitäten (im nF Bereich). Die Ansteuerungsstufe muss bei Schaltvorgängen in der Lage sein diese Kapazitäten schnell umzuladen. Aus diesem Grunde ist die Steuerung nicht ganz leistungslos.

# Begründung der Kennlinie und Steilheit

Die Kennlinie nach muss als quadratische Funktion folgende Bedingungen erfüllen:

$$\begin{split} f(U_{GS}) \Big|_{UGS = UTO} &= 0\\ f(U_{GS}) \Big|_{UGS = UGSX} &= I_{DX}\\ f(U_{GS}) \Big|_{UGS = UTO} &= \min f(U_{GS}) \end{split}$$

Aus der ersten und dritten Forderung erkennt man, dass nur eine Parabel mit einer doppelten Nullstelle bei  $U_{TO}$  diese Bedingung erfüllt. Dies wird mit dem Binom im Zähler von (5.85) erfüllt. Die zweite Bedingung wird durch die Skalierung mit dem Nennerbinom und der Multiplikation mit  $I_{DX}$ erfüllt. Das Nennerbinom setzt den Funktionswert bei  $U_{GSX}$  auf 1. Mit  $I_{DX}$  multipliziert wird die zweite Bedingung erfüllt.

$$I_{D} = \frac{(U_{GS} - U_{TO})^{2}}{(U_{GSX} - U_{TO})^{2}} I_{DX}$$
(5.85)

Aus der Darstellung (5.85) kann durch Differenziation die Steilheit beim selbstsperrenden IGFET bestimmt werden und wir erhalten die Formel (5.84):

$$y_{21S} = \frac{\partial I_D}{\partial U_{GS}} = \frac{\partial}{\partial U_{GS}} \frac{(U_{GS} - U_{TO})^2}{(U_{GSX} - U_{TO})^2} I_{DX} = \frac{I_{DX}}{(U_{GSX} - U_{TO})^2} \frac{\partial}{\partial U_{GS}} (U_{GS}^2 - 2U_{GS} U_{TO} + U_{TO}^2)$$
$$= \frac{2I_{DX} (U_{GS} - U_{TO})}{(U_{GSX} - U_{TO})^2}$$

Wird nun für  $U_{GS}$  die Beziehung (5.82) eingesetzt erhält man die Gleichung (5.83):

$$y_{21S} = g_m = \frac{2I_{DX} \left( U_{TO} + (U_{GSX} - U_{TO}) \sqrt{\frac{I_D}{I_{DX}}} - U_{TO} \right)}{\left( U_{GSX} - U_{TO} \right)^2} = \frac{2I_{DX} \left( U_{GSX} - U_{TO} \right) \sqrt{\frac{I_D}{I_{DX}}}}{\left( U_{GSX} - U_{TO} \right)^2} = \frac{2\sqrt{I_D I_{DX}}}{\left( U_{GSX} - U_{TO} \right)^2}$$

Gleichung (5.82) lässt sich direkt durch algebraische Umformung aus (5.80) ableiten:

$$I_{D} = \frac{(U_{GS} - U_{TO})^{2} I_{DX}}{(U_{GSX} - U_{TO})^{2}}$$

$$\frac{I_{D}}{I_{DX}} = \frac{(U_{GS} - U_{TO})^{2}}{(U_{GSX} - U_{TO})^{2}}$$

$$\sqrt{\frac{I_{D}}{I_{DX}}} = \frac{(U_{GS} - U_{TO})}{(U_{GSX} - U_{TO})} \longrightarrow U_{GS} = U_{TO} + (U_{GSX} - U_{TO}) \sqrt{\frac{I_{D}}{I_{DX}}}$$
(5.86)

# 5.7.3 DC-Dimensionierung

Sie erfolgt beim Verarmungstyp vom Vorgehen genau gleich wie bei einer JFET-Stufe. Es werden dieselben Parameter verwendet.

Beim Anreicherungstyp ist das Vorgehen ähnlich. Als Besonderheit kann beim Anreicherungstyp eine Stabilisierung des Arbeitspunktes gegenüber Exemplarstreuungen des FET mit einem Rückführwiderstand nach Bild 5-41c erfolgen.



Der Rückführwiderstand stellt eine Parallel-Parallel-Gegenkopplung dar. Sie wirkt DC-mässig, wie auch im AC-Bereich. Dadurch sinken die Ein- und Ausgangswiderstände, sowie die Verstärkung der Stufe. In vielen Fällen sind diese Folgen unerwünscht.

Durch eine Beschaltung nach Bild 5-42 können diese Folgen im AC-Bereich eliminiert werden. Die Widerstände  $R_{_{GI}}$ ,  $R_{_{G2}}$  sind typischerweise im M $\Omega$ -Bereich.



Bild 5-42: Durch die Aufteilung des Rückführwiderstandes RG nach Bild 5-41c und Abblockkondensator C wirkt die Parallel-Parallel Gegenkopplung nur noch DC-mässig.

Unterstellt man für die Schaltung nach Bild 5-42, dass die Spannung über dem FET und  $R_D$  hälftig aufgeteilt wird, wird der Wert für  $R_D$ :

$$R_{D} = \frac{U_{DD}}{2 k_{P} \left(\frac{U_{DD}}{2} - U_{TO}\right)^{2}} \qquad \left(U_{DS} = U_{RD} = \frac{U_{DD}}{2}\right)$$
(5.87)

# Begründung der Gleichung (5.87)

Für den Drainstrom gilt nach (5.81):

$$I_{D} = k_{P} (U_{GS} - U_{TO})^{2} \qquad |U_{TO}| \le |U_{GS}|$$
(5.88)

Für eine maximal symmetrische Aussteuerbarkeit der Stufe wird  $U_{DS} = U_{DD}/2$  gewählt.Da  $U_{GS} = U_{DS}$  wird (5.88)

$$I_{D} = k_{P} \left(\frac{U_{DD}}{2} - U_{TO}\right)^{2} \qquad |U_{TO}| \le |U_{GS}|$$
(5.89)

Daraus folgt direkt der Wert für  $R_{D}$ :

$$R_{D} = \frac{U_{RD}}{I_{D}} = \frac{U_{DD}}{2 k_{P} \left(\frac{U_{DD}}{2} - U_{TO}\right)^{2}} \qquad \left(U_{DS} = U_{RD} = \frac{U_{DD}}{2}\right)$$
(5.90)

# **Beispiel 5-10:** DC Dimensionierung einer Stufe EMOSFET.

Gegeben sei die Verstärkerstufe nach Bild 5-43. Zu bestimmen ist  $R_D$  für maximale Aussteuerbarkeit:



Bild 5-43: Schaltbild für die Dimensionierung des Drainwiderstandes in Beispiel 5-10.

**Lösung:**  $R_p$  wird direkt mit (5.87) bestimmt:

 $U_{TO} := 3V$ 

Vorgaben:



 $kp := 0.0003 \cdot \frac{A}{v^2}$ 

Berechnung:



 $R_{\rm D} = 1.235 \times \ {10}^3 \, \Omega$ 

# 5.7.4 Arbeitspunktanalyse

Die Analyse des Arbeitspunktes bei gegebener Beschaltung kann auf verschiedenartige Weise erfolgen. Grundsätzlich ist es möglich, aus den Kenngrössen  $U_{TO}$  und  $I_{DX}(U_{GSX})$  durch Verschiebung der Kennlinie ein zugehöriges  $U_p$  und  $I_{DSS}$  zu bestimmen und dann mit der bereits bekannten Arbeitspunktformel (5.25) zu rechnen.

Alternativ kann ein direkter Ansatz erfolgen.  $U_{GSX}$  und  $I_{DX}$  verkörpern einen beliebigen Messwert in der Kennlinie für ein  $U_{GS} > U_{TO}$  beim N-Kanal IGFET.



$$\sqrt{I_{DX}}$$
  
 $(U_{R2} - I_D R_4 - U_{TO})^2 = (U_{GSX} - U_{TO})^2 \frac{I_D}{I_{DX}}$ 

Die quadratische Gleichung kann mit etwas Aufwand formal gelöst werden und man erhält das Resultat:

$$I_{D} = \left(U_{GSX} - U_{TO}\right) \frac{U_{GSX} - U_{TO} \pm \sqrt{\left(U_{GSX} - U_{TO}\right)^{2} + 4I_{DX}R_{4}\left(U_{R2} - U_{TO}\right)}}{2I_{DX}R_{4}^{2}} + \frac{U_{R2} - U_{TO}}{R_{4}}$$
(5.91)

# **Beispiel 5-11:** Analyse des Arbeitspunktes beim IGFET.

Man bestimme  $I_{D}$ ,  $U_{GS}$  und  $U_{DS}$  der Verstärkerstufe in Bild 5-45:



Bild 5-45: Schaltbild für Arbeitspunktanalyse beim IGFET nach Beispiel 5-11.

### Lösung:

Zuerst wird  $I_D$  mit (5.91) bestimmt. Anschliessend wird  $U_{GS}$  mit (5.86) berechnet. Aus  $I_D$ ,  $U_{DD}$  und den Widerständen  $R_{g}$ ,  $R_{s}$  ergibt sich aus der Maschengleichung direkt  $U_{DS}$ .

Vorgaben:					
U <sub>DD</sub> := 24V	$R_1 := 40.5 M\Omega$	$R_2 := 12.8 M\Omega$	U <sub>TO</sub> := 1.8V		
$R_4 := 2.2 k \Omega$	$R_3 := 6.4 k\Omega$	$I_{DX} := 40 \text{mA}$	$U_{GSX} := 6V$		
Berechnungen: $U_{R2} := \frac{U_{DD} \cdot R_2}{R_1 + R_2}$			$U_{R2} = 5.764V$		
$I_{D1} := \left( U_{GSX} - U_T \right)$	$(U_{GSX} - U_{TO})$	$+\sqrt{\left(U_{GSX}-U_{TO}\right)^{2}+2\cdot I_{DX}\cdot R_{4}^{2}}$	$\frac{4 \cdot I_{DX} \cdot R_4 \cdot \left(U_{R2} - U_{TO}\right)}{2} + \frac{U_{R2} - U_{TO}}{R_4}$	$I_{D1} = 2.255 \times 10^{-3} A$	
$I_{D2} := \left( U_{GSX} - U_{T} \right)$	$(U_{GSX} - U_{TO})$	$-\sqrt{\left(U_{GSX}-U_{TO}\right)^2+}$ $2\cdot I_{DX}\cdot R_4^2$	$\frac{4 \cdot I_{DX} \cdot R_4 \cdot \left(U_{R2} - U_{TO}\right)}{2} + \frac{U_{R2} - U_{TO}}{R_4}$	$I_{D2} = 1.439 \times 10^{-3} \text{ A}$	(Richtige Lösung)
$\mathrm{I}_{\mathrm{D}} := \mathrm{I}_{\mathrm{D2}}$					
$U_{GS} := U_{TO} + (U_{C}$	$u_{\rm ISX} - u_{\rm TO}  ight) \cdot \sqrt{\frac{I_{\rm D}}{I_{\rm DX}}}$		U <sub>GS</sub> = 2.597V		
$U_{DS} := U_{DD} - I_D \cdot$	$\left(R_3+R_4\right)$		$U_{\text{DS}} = 11.62 \text{V}$		

**Beispiel 5-12:** Analyse des Arbeitspunktes beim IGFET mit  $U_P$  und  $I_{DSS}$ .

Dieselbe Aufgabe wie Beispiel 5-11, jedoch soll mit der bereits bekannten Arbeitspunktgleichung für JFET gearbeitet werden.

### Lösung:

Zuerst wird die  $I_D(U_{GS})$ -Kennlinie um  $-U_{TO}$  nach links verschoben. Nun definiert man  $U_P$  als  $-U_{TO}$  und ein fiktives  $I_{DSS}$  wird nach (5.1) berechnet.



Nun wird die am Gate aktive Spannung  $U_{R2}$  bestimmt. Für diese ist wegen des Vorzeichenwechsels von  $U_{P}$  auch  $U_{R2}$  negativ zu definieren.

$$U_{R2} = \frac{-U_{DD}R_2}{R_1 + R_2} = \frac{-24 \cdot 12.8M}{40.5M + 12.8M} = -5.764V$$

Nun kann  $I_D$  über die Arbeitspunktformel (5.25) bestimmt werden. Es wird  $I_{DI}$  verwendet, weil nur dieser Wert die Maschengleichung für  $U_{cc}$  erfüllt.

$$\begin{split} U_{R2} &= -5.764V \qquad U_P = -1.8V \qquad I_{DSS} = 7.347 \times 10^{-3} \, \text{A} \\ I_{D1} &:= \frac{U_P^2 - 2 \cdot I_{DSS} \cdot R_4 \cdot (U_{R2} - U_P) + U_P \sqrt{U_P^2 - 4 \cdot I_{DSS} \cdot R_4 \cdot (U_{R2} - U_P)}}{2 \cdot I_{DSS} \cdot R_4^2} \qquad I_{D1} = 1.439 \times 10^{-3} \, \text{A} \\ I_{D2} &:= \frac{U_P^2 - 2 \cdot R_4 \cdot I_{DSS} \cdot (U_{R2} - U_P) - U_P \cdot \sqrt{U_P^2 - 4 \cdot R_4 \cdot I_{DSS} \cdot (U_{R2} - U_P)}}{2 \cdot R_4^2 \cdot I_{DSS}} \qquad I_{D2} = 2.255 \times 10^{-3} \, \text{A} \\ I_D &:= I_{D1} \qquad U_{DS} := U_{DD} - I_D \cdot (R_3 + R_4) \qquad U_{DS} = 11.62V \\ U_{GS} &:= -U_{R2} - I_D \cdot R_4 \qquad U_{GS} = 2.597V \end{split}$$

# 5.7.5 AC-Dimensionierung bei Schaltungen mit IGFET

Die Wechselstromdimensionierung erfolgt genau gleich wie bei JFET Schaltungen. Aus diesem Grund wird auf die entsprechenden Kapitel und die weiterführenden Beispiele verwiesen.

# 5.8 Weiterführende Beispiele

**Beispiel 5-13:** Analyse des Arbeitspunktes beim IGFET mit  $U_p$  und  $I_{DSS}$ .

Zu bestimmen sind

- a.) Alle Widerstände
- b.) Vu im mittleren Frequenzbereich.



### Lösung:

Zuerst werden die DC- und H-Parameter für den Transistor T2 aus dem Datenblatt gelesen:

BC108C bei I<sub>c</sub>=4mA und U<sub>CE</sub>=5V:  $h_E = \begin{pmatrix} 5.5k\Omega & 1.5 \cdot 10^{-4} \\ 620 & 100uS \end{pmatrix}$   $U_{BE} = 0.64V$   $H_{FE} = 560$ 



Die Dimensionierung der Bipolarstufe erfolgt auf der bereits definierten Spannung  $U_{BTZ}$ :

#### Berechnungen Bipolar-Stufe:

$\mathbf{U}_{BT2} \coloneqq \mathbf{I}_{Dmax} \cdot \mathbf{R}_6 + \mathbf{U}_{DS}$	U <sub>BT2</sub> = 14.379V
$R_7 \coloneqq \frac{U_{BT2} - U_{BE}}{I_C \cdot \left(1 + \frac{1}{H_{FE}}\right)}$	$R_7 = 3.429 \times 10^3 \Omega$
$R_{3} \coloneqq \frac{U_{DD} - U_{CE} - I_{C} \cdot \left(1 + \frac{1}{H_{FE}}\right) \cdot R_{7}}{I_{C}}$	$R_3 = 1.315 \times 10^3 \Omega$
Spannungsverstärkungen:	
$\mathbf{R}_{\mathbf{L}\mathbf{T}2} := \frac{\mathbf{R}_{\mathbf{L}} \cdot \mathbf{R}_{3}}{\mathbf{R}_{\mathbf{L}} + \mathbf{R}_{3}}$	$R'_{LT2} = 1.079 \times 10^{3} \Omega$
$detHe := h_{11e} \cdot h_{22e} - h_{12e} \cdot h_{21e}$	detHe = 0.457
$r_{1E} := \frac{h_{11e} + detHe \cdot R'_{LT2}}{1 + h_{22e} \cdot R'_{LT2}}$	$r_{1\rm E}=5.409\times~10^3\Omega$
$R'_{LT1} \coloneqq \frac{R_2 \cdot r_{1E}}{R_2 + r_{1E}} \qquad (\text{Last für Transistor T1})$	$R'_{LT1} = 3.334 \times 10^3 \Omega$
$y_{21S} := \frac{2}{\left  U_{Pmax} \right } \cdot \sqrt{I_{Dmax} \cdot I_{DSSmax}}$	$y_{21S} = 1.895 \times 10^{-3} S$
$\mathbf{v}_{\text{UT1}} \coloneqq \frac{-\mathbf{y}_{21\text{S}} \cdot \mathbf{r}_{\text{DS}} \cdot \mathbf{R}'_{\text{LT1}}}{\mathbf{R}'_{\text{LT1}} + \mathbf{r}_{\text{DS}}}$	v <sub>UT1</sub> = -4.739
$v_{UT2} := \frac{-h_{21e} \cdot R'_{LT2}}{h_{11e} + \det He \cdot R'_{LT2}}$	$v_{UT2} = -111.609$
$\mathbf{v}_{\text{Utot}} \coloneqq \mathbf{v}_{\text{UT1}} \cdot \mathbf{v}_{\text{UT2}}$	v <sub>Utot</sub> = 528.897

# Beispiel 5-14: Regelverstärker mit J-FET.

Gesucht:  $V_{US}$  bei  $U_R=0$ V und  $U_R=2$ V im mittleren Frequenzbereich der Schaltung nach Bild 5-48.



Bild 5-48: Schaltbild zum Beispiel 5-14.

#### Lösung:

Der Arbeitspunkt wird direkt mit (5.3) bestimmt.  $T_2$  wird im ohmschen Bereich betrieben. Relevant sind die  $r_{DSD}$  von  $T_2$  bei  $U_R=0$ V und  $U_R=2$ V. Die Zusammenschaltung  $R_3$ ,  $C_2$  und  $r_{DSD_{0V}}$ ,  $r_{DSD_{2V}}$  ergeben eine Impedanz, die für  $R_s$  in (5.47) eingesetzt wird. Da eine Untersuchung im mittleren Frequenzbereich verlangt ist, können alle Kondensatoren als Kurzschlüsse betrachtet werden. Es entfällt in diesem Fall eine komplexe Rechnung.

Zur Bestimmung des Arbeitspunktes wird (5.3) benutzt. Die noch unbekannte Grösse  $U_{GS}$  kann mit  $I_D R_3$  eingesetzt werden. Man erhält eine quadratische Gleichung mit zwei Resultaten. Nur das erste Resultat ist technisch möglich (Der zweite Wert ergibt ein  $U_{GS} < U_{P}$ .). Ansatz:

$$\begin{split} I_{D} &= I_{DSS} \left( 1 - \frac{U_{GS}}{U_{P}} \right)^{2} = I_{DSS} \left( 1 - \frac{I_{D}R_{3}}{U_{P}} \right)^{2} = I_{DSS} \left( 1 - 2 \frac{-I_{D}R_{3}}{U_{P}} + \frac{I_{D}^{2}R_{3}^{2}}{U_{P}^{2}} \right) \\ 0 &= I_{DSS} + 2 \frac{I_{D}I_{DSS}R_{3}}{U_{P}} - I_{D} + \frac{I_{D}^{2}I_{DSS}R_{3}^{2}}{U_{P}^{2}} \\ 0 &= U_{P}^{2}I_{DSS} + 2I_{D}I_{DSS}R_{3}U_{P} - I_{D}U_{P}^{2} + I_{D}^{2}I_{DSS}R_{3}^{2} = U_{P}^{2}I_{DSS} + I_{D}U_{P} \left( 2I_{DSS}R_{3} - U_{P} \right) + I_{D}^{2}I_{DSS}R_{3}^{2} \\ &\rightarrow I_{D} = \begin{pmatrix} 0.00592237\\ 0.0225028 \end{pmatrix} mA \end{split}$$

### Die gesamte Rechnung wird mit MathCad:





Bild 5-49: RS0V,RS2V bilden sich aus der Parallelschaltung von R3 und dem rDS des FET.

# 5.9 Literaturverzeichnis

- [GRA71] Operational Amplifiers, Jerald Graeme/ Gene Tobey, McGraw-Hill 1971, ISBN 07-064917-0
- [HOE85] SPICE- Analyseprogramm für elektronische Schaltungen, E. Hoefer/ H. Nielinger, Springer Verlag 1985, ISBN 3-540-15160-5
- [KRU-ME98] Skript Mikroelektronik I, Kapitel Bipolartransistoren, Gerhard Krucker, 1998.
- [TEX77] Das FET Kochbuch, Texas Instruments Deutschland 1977, ISBN 3-88078-001-3
- [THO76] Bauelemente der Halbleiterelektronik, H.Tholl, Verlag Teubner 1976, ISBN 3-519-06418-9
- [TOB71] Operational Amplifiers, J. Graeme/ G. Tobey/ L. Huelsman, Mc Graw-Hill 1971, ISBN 07-064917-0

# 5.10 Datenblätter

5.10.1 BF245



Product specification Supersedes data of April 1995 File under Discrete Semiconductors, SC07 1996 Jul 30

Philips Semiconductors





#### **Philips Semiconductors**

Product specification

# N-channel silicon field-effect transistors BF245A; BF245B; BF245C

3

#### FEATURES

- Interchangeability of drain and source connections
- Frequencies up to 700 MHz.

#### APPLICATIONS

• LF, HF and DC amplifiers.

#### DESCRIPTION

General purpose N-channel symmetrical junction field-effect transistors in a plastic TO-92 variant package.

#### CAUTION

The device is supplied in an antistatic package. The gate-source input must be protected against static discharge during transport or handling.

#### QUICK REFERENCE DATA

PINNING					
PIN	SYMBOL	DESCRIPTION			
1	d	drain			
2	s	source			

g



gate

Fig.1 Simplified outline (TO-92 variant) and symbol.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
V <sub>DS</sub>	drain-source voltage		-	-	±30	V
V <sub>GSoff</sub>	gate-source cut-off voltage	I <sub>D</sub> = 10 nA; V <sub>DS</sub> = 15 V	-0.25	-	-8	V
V <sub>GSO</sub>	gate-source voltage	open drain	-	-	-30	V
IDSS	drain current	V <sub>DS</sub> = 15 V; V <sub>GS</sub> = 0				
	BF245A		2	-	6.5	mA
	BF245B		6	-	15	mA
	BF245C		12	-	25	mA
P <sub>tot</sub>	total power dissipation	T <sub>amb</sub> = 75 °C	-	-	300	mW
y <sub>fs</sub>	forward transfer admittance	$\label{eq:VDS} \begin{array}{l} V_{\mathrm{DS}} \texttt{=} \texttt{15} \texttt{V}; \texttt{V}_{\mathrm{GS}} \texttt{=} \texttt{0}; \\ f \texttt{=} \texttt{1} \texttt{kHz}; \texttt{T}_{amb} \texttt{=} \texttt{25} \ ^{\circ} \texttt{C} \end{array}$	3	-	6.5	mS
C <sub>rs</sub>	reverse transfer capacitance	$V_{\rm DS}$ = 20 V; $V_{\rm GS}$ = -1 V; f = 1 MHz; $T_{\rm amb}$ = 25 °C	-	1.1	-	pF

1996 Jul 30

Philips Semiconductors

Product specification

BF245A; BF245B; BF245C

# N-channel silicon field-effect transistors

#### LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 134).

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V <sub>DS</sub>	drain-source voltage		-	±30	V
V <sub>GDO</sub>	gate-drain voltage	open source	-	-30	V
V <sub>GSO</sub>	gate-source voltage	open drain	-	-30	V
ID	drain current		-	25	mA
I <sub>G</sub>	gate current		-	10	mA
Ptot	total power dissipation	up to $T_{amb}$ = 75 °C;	-	300	mW
		up to T <sub>amb</sub> = 90 °C; note 1	-	300	mW
T <sub>stg</sub>	storage temperature		-65	+150	°C
Tj	operating junction temperature		-	150	°C

#### Note

1. Device mounted on a printed-circuit board, minimum lead length 3 mm, mounting pad for drain lead minimum 10 mm × 10 mm.

#### THERMAL CHARACTERISTICS

SYMBOL	PARAMETER	CONDITIONS	VALUE	UNIT
R <sub>th j-a</sub>	thermal resistance from junction to ambient	in free air	250	K/W
	thermal resistance from junction to ambient		200	K/W

#### STATIC CHARACTERISTICS

 $T_j = 25 \ ^{\circ}C$ ; unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V <sub>(BR)GSS</sub>	gate-source breakdown voltage	$I_{G} = -1 \ \mu A; V_{DS} = 0$	-30	-	V
V <sub>GSoff</sub>	gate-source cut-off voltage	I <sub>D</sub> = 10 nA; V <sub>DS</sub> = 15 V	-0.25	-8.0	V
V <sub>GS</sub>	gate-source voltage	I <sub>D</sub> = 200 μA; V <sub>DS</sub> = 15 V			
	BF245A		-0.4	-2.2	V
	BF245B		-1.6	-3.8	v
	BF245C		-3.2	-7.5	V
IDSS	drain current	V <sub>DS</sub> = 15 V; V <sub>GS</sub> = 0; note 1			
	BF245A		2	6.5	mA
	BF245B		6	15	mA
	BF245C		12	25	mA
I <sub>GSS</sub>	gate cut-off current	$V_{GS} = -20 \text{ V}; V_{DS} = 0$	-	-5	nA
		$V_{\rm GS}$ = -20 V; $V_{\rm DS}$ = 0; $T_{\rm j}$ = 125 °C	-	-0.5	μA

#### Note

1. Measured under pulse conditions:  $t_p$  = 300  $\mu s; \delta \leq 0.02.$ 

1996 Jul 30

Philips Semiconductors

Product specification

N-channel silicon field-effect transistors

# BF245A; BF245B; BF245C

#### DYNAMIC CHARACTERISTICS

Common source; T<sub>amb</sub> = 25 °C; unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
C <sub>is</sub>	input capacitance	$V_{DS}$ = 20 V; $V_{GS}$ = -1 V; f = 1 MHz	-	4	-	pF
Crs	reverse transfer capacitance	$V_{DS}$ = 20 V; $V_{GS}$ = -1 V; f = 1 MHz	-	1.1	-	pF
Cos	output capacitance	$V_{DS}$ = 20 V; $V_{GS}$ = -1 V; f = 1 MHz	-	1.6	-	pF
g <sub>is</sub>	input conductance	$V_{DS}$ = 15 V; $V_{GS}$ = 0; f = 200 MHz	-	250	-	μS
g <sub>os</sub>	output conductance	$V_{DS}$ = 15 V; $V_{GS}$ = 0; f = 200 MHz	-	40	-	μS
y <sub>fs</sub>	forward transfer admittance	$V_{DS}$ = 15 V; $V_{GS}$ = 0; f = 1 kHz	3	-	6.5	mS
		$V_{DS}$ = 15 V; $V_{GS}$ = 0; f = 200 MHz	-	6	-	mS
y <sub>rs</sub>	reverse transfer admittance	V <sub>DS</sub> = 15 V; V <sub>GS</sub> = 0; f = 200 MHz	-	1.4	-	mS
y <sub>os</sub>	output admittance	V <sub>DS</sub> = 15 V; V <sub>GS</sub> = 0; f = 1 kHz	-	25	-	μS
f <sub>gfs</sub>	cut-off frequency	$V_{DS}$ = 15 V; $V_{GS}$ = 0; $g_{fs}$ = 0.7 of its value at 1 kHz	-	700	-	MHz
F	noise figure		-	1.5	_	dB





1996 Jul 30

4

Philips Semiconductors

N-channel silicon field-effect transistors

Product specification

BF245A; BF245B; BF245C



Ausgabe: 28.4.2005, G. Krucker

Philips Semiconductors

Product specification



1996 Jul 30

6

Philips Semiconductors

Product specification



10 g<sub>fs</sub>, -b<sub>fs</sub> (mA/V) 8 6 g<sub>fs</sub> 4 2 b<sub>fs</sub> 0 L 10 10<sup>2</sup> **10**<sup>3</sup> f (MHz)  $V_{\text{DS}}$  = 15 V;  $V_{\text{GS}}$  = 0;  $T_{\text{amb}}$  = 25 °C. Fig.14 Common-source forward transfer admittance as a function of frequency; typical values.





BF245A; BF245B; BF245C





7

# N-channel silicon field-effect transistors

Philips Semiconductors

Product specification



N-channel silicon field-effect transistors



8



BF245A; BF245B; BF245C





Philips Semiconductors

Product specification



# BF245A; BF245B; BF245C



1996 Jul 30

9

### 5.10.2 MPF102

**MPF102** 

Thermal Clad is a trademark of the Bergquist Company.

ON Semiconductor and a trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, induding without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typical" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnity and hold SCILLC and its officers, subsidiaries, subsidiaries, alfiliates, and distributors harmless against all claims, costs, damages, and expense, and reasonable atomey fees arising out of, directly or indirectly, any daim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Afirmative Action Employer.

#### PUBLICATION ORDERING INFORMATION

Literature Fulfillment:

Literature Fullminent. Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: ONlit@hibberto.com

N. American Technical Support: 800-282-9855 Toll Free USA/Canada

JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031 Phone: 81–3-5740–2700 Email: r14525@onsemi.com

ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local Sales Representative.

MPF102/D

**ON Semiconductor**<sup>™</sup> **JFET VHF Amplifier MPF102 N**-Channel – Depletion MAXIMUM RATINGS Symbol Value Unit Rating Drain-Source Voltage 25 Vdc VDS Drain-Gate Voltage 25 Vdc VDG Gate-Source Voltage VGS -25 Vdc CASE 29-11, STYLE 5 TO-92 (TO-226AA) Gate Current 10 mAdc IG Total Device Dissipation @ T\_A = 25°C 350  $P_{D}$ mW 1 DRAIN Derate above 25°C 2.8 mW/°C Tj 125 Junction Temperature Range °C 3 -65 to +150 Storage Temperature Range °C T<sub>stg</sub> GATE 2 SOURCE ELECTRICAL CHARACTERISTICS (T<sub>A</sub> = 25°C unless otherwise noted) Characteristic Unit Symbol Min Max OFF CHARACTERISTICS Gate-Source Breakdown Voltage V(BR)GSS -25 \_ Vdc  $(I_G = -10 \,\mu Adc, V_{DS} = 0)$ Gate Reverse Current IGSS -2.0 nAdc \_ -2.0μAdc Gate-Source Cutoff Voltage -8.0 VGS(off) Vdc (V<sub>DS</sub> = 15 Vdc, I<sub>D</sub> = 2.0 nAdc) Gate–Source Voltage (V<sub>DS</sub> = 15 Vdc, I<sub>D</sub> = 0.2 mAdc) VGS -0.5 -7.5 Vdc ON CHARACTERISTICS Zero-Gate-Voltage Drain Current(1) IDSS 2.0 20 mAdc  $(V_{DS} = 15 \text{ Vdc}, V_{GS} = 0 \text{ Vdc})$ SMALL-SIGNAL CHARACTERISTICS Forward Transfer Admittance(1) ly<sub>fs</sub> l μmhos  $\begin{array}{l} (V_{DS} = 15 \; \text{Vdc}, \; V_{GS} = 0, \; f = 1.0 \; \text{kHz}) \\ (V_{DS} = 15 \; \text{Vdc}, \; V_{GS} = 0, \; f = 100 \; \text{MHz}) \end{array}$ 2000 7500 1600 Input Admittance Re(yis) 800 μmhos \_ (V<sub>DS</sub> = 15 Vdc, V<sub>GS</sub> = 0, f = 100 MHz) Output Conductance 200 Re(yos) \_ μmhos (V<sub>DS</sub> = 15 Vdc, V<sub>GS</sub> = 0, f = 100 MHz) Input Capacitance 7.0 рF Ciss \_ (V<sub>DS</sub> = 15 Vdc, V<sub>GS</sub> = 0, f = 1.0 MHz) Reverse Transfer Capacitance Crss 3.0 pF \_  $(V_{DS} = 15 \text{ Vdc}, V_{GS} = 0, f = 1.0 \text{ MHz})$ 1. Pulse Test; Pulse Width  $\leq$  630 ms, Duty Cycle  $\leq$  10%.

© Semiconductor Components Industries, LLC, 2001 November, 2001 – Rev. 2 1

Publication Order Number: MPF102/D

#### **MPF102**



http://onsemi.com 2

#### **MPF102**



http://onsemi.com 4

# 5.10.3 2N5114, 2N5115, 2N5116



TECHNICAL DATA

### P-CHANNEL J-FET Qualified per MIL-PRF-19500/476

Devices			Qualified Level
2N5114	2N5115	2N5116	JAN JANTX JANTXV

#### ABSOLUTE MAXIMUM RATINGS (Tc =+25°C unless otherwise noted)

Parameters / Test Conditions	Symbol	All Devices	Unit
Gate-Source Voltage <sup>(1)</sup>	V <sub>GS</sub>	30	Vdc
Drain-Source Voltage <sup>(1)</sup>	V <sub>DS</sub>	30	Vdc
Drain-Gate Voltage	V <sub>DG</sub>	30	Vdc
Gate Current	$I_{G}$	50	mAdc
Power Dissipation $T_A = +25^{\circ}C^{(2)}$	PT	0.500	W
Storage Temperature Range	Teta	-65 to +200	°C



(1) Symmetrical geometry allows operation of those units with source/drain leads interchanged. (2) Derate linearly 3.0 mW/ $^{\circ}$ C for T<sub>A</sub> > 25 $^{\circ}$ C.

occ appendix r	۰.	Υ.
package outline		

#### **ELECTRICAL CHARACTERISTICS** ( $T_c = +25^{\circ}C$ unless otherwise noted)

Parameters / Test Conditions		Symbol	Min.	Max.	Units
Gate-Source Breakdown Voltage		V	20		Vda
$V_{DS} = 0$ , $I_G = 1.0 \ \mu Adc$		V (BR)GSS	30		vuc
Drain-Source "On" State Voltage					
$V_{GS} = 0$ Vdc, $I_D = -15$ mAdc	2N5114	Van		1.3	Vda
$V_{GS} = 0$ Vdc, $I_D = -7.0$ mAdc	2N5115	V DS(on)		0.8	vuc
$V_{GS} = 0$ Vdc, $I_D = -3.0$ mAdc	2N5116			0.6	
Gate Reverse Current		Lana		500	nAda
$V_{DS} = 0$ , $V_{GS} = 20$ Vdc		IGSS		500	prace
Drain Current Cutoff					
$V_{GS} = 12 \text{ Vdc}, V_{DS} = -15 \text{ Vdc}$	2N5114	In con		-500	pAde
$V_{GS} = 7.0 \text{ Vdc}, V_{DS} = -15 \text{ Vdc}$	2N5115	ID(off)		-500	pAde
$V_{GS} = 5.0 \text{ Vdc}, V_{DS} = -15 \text{ Vdc}$	2N5116			-500	pAde

6 Lake Street, Lawrence, MA 01841	120101
1-800-446-1158 / (978) 794-1666 / Fax: (978) 689-0803	Page 1 of 2

#### 2N5114, 2N5115, 2N5116 JAN SERIES

Parameters / Test Condit	ions		Symbol	Min	Max.	Units
Zero Gate Voltage Drain Cur	rent		Symbol		ITIMA.	Cints
$V_{co} = 0$ $V_{co} = -18$ Vdc	ent	2N5114		-30	-90	mAde
$V_{GS} = 0$ $V_{DS} = -15$ Vdc		2N5115	IDSS	-15	-60	nn tav
$V_{GS} = 0$ , $V_{DS} = -15$ Vdc		2N5116		-5.0	-25	
Small-Signal Drain - Source '	'On" State Resistar	109		-0.0	-20	
$V_{cs} = 0$ $I_{p} = -1.0$ mAdc	OII DUIC RESISUI	2N5114			75	
133 0, 1D 1.0 III Ide		2N5115			100	
		2N5116			175	
			r <sub>ds(on)</sub>			Ω
$V_{GS} = 0$ , $I_D = 0$ ; $f = 1 \text{ kHZ}$		2N5114			75	
		2N5115			100	
		2N5116			175	
Gate-Source Cutoff						
$V_{DS} = -15$ , $I_D = 1.0$ mAde 2N511		2N5114		5.0	10	Vda
$V_{DS} = -15$ , $I_D = 1.0$ mAde		2N5115	VGS(off)	3.0	6.0	Vac
$V_{DS} = -15$ , $I_D = 1.0$ mAdc		2N5116		1.0	4.0	
Small-Signal, Common-Source	e Short-Circuit Rev	verse Transfer				
Capacitance						
$V_{GS} = 12$ Vdc, $V_{DS} = 0$		2N5114	Crss		7.0	pF
$V_{GS} = 7.0$ Vdc, $V_{DS} = 0$		2N5115				
$V_{GS} = 5.0 \text{ Vdc}, V_{DS} = 0$		2N5116				
Small-Signal, Common-Source	e Short-Circuit Inp	ut Capacitance				
$V_{GS} = 0, V_{DS} = -15 V dc, f$	= 1.0  MHz		C.		25	nF
		2N5114, 2N5115	~188		27	PA
		2N5116				
Turn-On Delay Time	2N5114				6	
	2N5115		'd <sub>on</sub>		10	ηs
<b>5</b> .' <b>10</b> .'	2N5116	See Figure 2			25	
Kise Time	2N5114	of MIL-PRE-			10	
	2N5115	or with-rive-	T		20	ηs
Town Off Dalars Times	2N5116	19500/476			35	
Tum-Off Delay Time	2N5114		1 t.		0	
	2N5115		doff		8	ηs
	2N5116				20	

6 Lake Street, Lawrence, MA 01841 1-800-446-1158 / (978) 794-1666 / Fax: (978) 689-0803 120101 Page 2 of 2

# 5.10.4 BS170



e 1997 Fairchild Semiconductor Corporation

BS170 Rev. C / MMBF170 Rev. D

Electrical Characteristics (T <sub>4</sub> = 25°C unless otherwise noted)								
Symbol	Parameter	Conditions	Туре	Min	Тур	Max	Units	
OFF CHAR	ACTERISTICS							
BV <sub>DSS</sub>	Drain-Source Breakdown Voltage	V <sub>GS</sub> = 0 V, I <sub>D</sub> = 100 μA	All	60			V	
I <sub>DSS</sub>	Zero Gate Voltage Drain Current	V <sub>DS</sub> = 25 V, V <sub>GS</sub> = 0 V	All			0.5	μA	
I <sub>GSSF</sub>	Gate - Body Leakage, Forward	V <sub>GS</sub> = 15 V, V <sub>DS</sub> = 0 V	All			10	nA	
ON CHARA	CTERISTICS (Note 1)							
V <sub>GS(th)</sub>	Gate Threshold Voltage	$V_{DS} = V_{GS}, I_{D} = 1 \text{ mA}$	All	0.8	2.1	3	V	
R <sub>DS(ON)</sub>	Static Drain-Source On-Resistance	V <sub>GS</sub> = 10 V, I <sub>D</sub> = 200 mA	Ali		1.2	5	Ω	
<b>g</b> <sub>FS</sub>	Forward Transconductance	$V_{DS} = 10 V, I_{D} = 200 mA$	BS170		320		mS	
		$V_{\text{DS}} \ge 2 V_{\text{DS(on)}}$ , $I_{\text{D}} = 200 \text{ mA}$	MMBF170		320			
DYNAMIC C	HARACTERISTICS							
C	Input Capacitance	$V_{DS} = 10 V$ , $V_{GS} = 0 V$ ,	All		24	40	pF	
C <sub>oss</sub>	Output Capacitance	T = 1.0 MH2	All		17	30	pF	
Crss	Reverse Transfer Capacitance		Ali		7	10	pF	
SWITCHING	CHARACTERISTICS (Note 1)							
t <sub>on</sub>	Turn-On Time	$\label{eq:V_DD} \begin{split} V_{\text{DD}} &= 25 \text{ V}, \ I_{\text{D}} = 200 \text{ m A}, \\ V_{\text{GS}} &= 10 \text{ V}, \ R_{\text{GEN}} = 25 \ \Omega \end{split}$	BS170			10	ns	
		$V_{DD} = 25 \text{ V}, \text{ I}_{D} = 500 \text{ mA}, \ V_{GS} = 10 \text{ V}, \text{ R}_{GEN} = 50 \Omega$	MMBF170			10		
t <sub>off</sub>	Turn-Off Time	$V_{DD} = 25 V, I_D = 200 m A, V_{GS} = 10 V, R_{GEN} = 25 \Omega$	BS170			10	ns	
		$V_{_{DD}} = 25 \text{ V. } I_{_{D}} = 500 \text{ mA.}$ $V_{_{GS}} = 10 \text{ V. } R_{_{GEN}} = 50 \Omega$	MMBF170			10		
					BS170 R	ev. C / MMB	-170 Rev. D	



BS170 Rev. C / MMBF170 Rev. D



BS170 Rev. C / MMBF170 Rev. D

